来源:https://ches.iacr.org/2022/acceptedpapers.php
简要分类:
分类 | 文章标号 |
---|---|
后量子密码软硬件加速相关 | 1,2,4,5,6,8,9,10,18,20 |
侧信道攻防相关 | 7,11-17,19,21,23-25 |
同态相关 | 无 |
1. Quantum Period Finding against Symmetric Primitives in Practice
Xavier Bonnetain; Samuel Jaques
University of Waterloo; University of Oxford
问题与挑战
- 量子计算对密码学的威胁:量子计算机的出现对现行密码体系构成潜在威胁,尤其是Shor算法对公钥密码体系的影响。
- 对称密码体系的量子安全:对称密码体系传统上被认为只面临穷举搜索的量子加速威胁,但近年来的研究表明,量子计算可以对特定对称密码构造进行更有效的攻击。
主要工作
- 量子电路的设计与分析:文章提出了针对Simon算法的量子电路的完整描述,并估计了攻击MAC Chaskey、块密码PRINCE和NIST轻量级候选AEAD方案Elephant的成本。
- 量子攻击的效率评估:评估了量子攻击相较于其他碰撞算法的效率,并指出针对PRINCE和Chaskey的攻击是当前已知最有效的方法。
创新点
- 量子电路的优化:提出了优化的量子电路来解决布尔线性代数问题,并对PRINCE、Chaskey、spongent和Keccak进行了完整的可逆实现。
- 量子攻击的实际应用:强调了量子攻击可以应用于今天的通信,即使用量子计算机进行数据收集,等待未来足够强大的量子计算机来执行攻击。
主要贡献
- 量子攻击成本估计:首次对量子电路执行离线Simon算法的成本进行了估计,并与RSA-2048的量子攻击成本进行了比较。
- 量子安全建议:基于研究结果,提出了在选择对称构造时需要谨慎,特别是在长期安全预期的情况下。
结果
- 攻击成本的具体数据:提供了对Chaskey、PRINCE和Elephant的量子攻击成本的具体估计,包括所需的量子比特数和量子操作次数。
- 量子攻击与现有密码体系的比较:展示了量子攻击相较于传统密码体系(如RSA和AES)的潜在影响,并讨论了量子安全密码体系设计的建议。
文章通过提出和分析量子电路,为量子密码分析领域提供了新的视角,并对未来的量子安全密码体系设计提供了有价值的参考。
2. Bypassing Isolated Execution on RISC-V using Side-Channel-Assisted Fault-Injection and Its Countermeasure
Shoei Nashimoto; Daisuke Suzuki; Rei Ueno; Naofumi Homma
Mitsubishi Electric; Tohoku University
问题与挑战
- 量子计算对现有密码体系的威胁:量子计算机的发展可能破坏现行的密码体系,特别是Shor算法对公钥密码体系构成的潜在风险。
- 对称密码体系面临的量子攻击:传统上认为量子计算机对对称密码体系的威胁较小,但最新研究显示量子计算可能对特定对称密码构造实施更有效的攻击。
主要工作
- 量子电路的设计:文章提出了针对Simon算法的量子电路设计,并分析了攻击MAC Chaskey、块密码PRINCE和NIST轻量级候选AEAD方案Elephant的成本。
- 量子攻击效率的评估:对比了量子攻击与其他碰撞算法的效率,并指出了针对PRINCE和Chaskey的攻击是目前已知最有效的方法。
创新点
- 量子电路优化:文章提出了一种优化的量子电路来解决布尔线性代数问题,并对多个密码算法进行了完整的可逆实现。
- 量子攻击的实际应用前景:强调了量子攻击不仅可以应用于未来的通信安全领域,而且可以收集当前通信数据,等待未来更强大的量子计算机来执行攻击。
主要贡献
- 量子攻击成本估计:首次对量子电路执行离线Simon算法的成本进行了详细估计,并与RSA-2048的量子攻击成本进行了比较。
- 量子安全建议:基于研究结果,提出了在选择对称密码构造时需要考虑量子安全性的建议,尤其是在需要长期安全保护的情况下。
结果
- 攻击成本的具体数据:提供了对Chaskey、PRINCE和Elephant等密码算法的量子攻击成本的具体估计,包括所需的量子比特数和量子操作次数。
- 量子攻击与传统密码体系的比较:展示了量子攻击相较于传统密码体系(如RSA和AES)的潜在影响,并讨论了设计量子安全密码体系的建议。
文章通过提出和分析量子电路,为量子密码分析领域提供了新的视角,并对未来的量子安全密码体系设计提供了有价值的参考。
3. Can’t Touch This: Inertial HSMs Thwart Advanced Physical Attacks
Jan Goette; Björn Scheuermann
Alexander von Humboldt Institute for Internet and Society Berlin
问题与挑战
- 物理安全滞后:尽管信息安全技术在过去半个世纪中取得了巨大进步,但物理安全技术的发展却没有跟上步伐。物理访问计算机通常仍然可以导致完全的泄露。
- 传统HSM局限:传统的硬件安全模块(HSM)依赖于精细的传感器结构来检测安全边界的微小变化,这在面对高级物理攻击时可能不够有效。
主要工作
- 惯性HSM概念:提出了一种新的物理攻击对策,即惯性硬件安全模块(IHSMs),通过高速旋转安全网或传感器增加攻击者的操作复杂性。
- 原型构建与验证:构建了一个概念验证的硬件原型,展示了该概念的主要工程挑战的解决方案,并验证了其有效性。
创新点
- 机械运动防护:首次提出使用机械运动(如旋转)作为提高HSMs安全性的方法,通过增加攻击难度来提升安全性。
- 低成本高安全性:证明了即使是使用低成本的商业PCB制成的粗略安全网,在IHSMs中也能提供有效的安全级别。
主要贡献
- IHSM概念提出:介绍了一种新型的硬件安全模块IHSM,它利用高速旋转的安全性网格或传感器来抵御物理攻击。
- 篡改传感器研究:探讨了适用于IHSM的篡改传感器,尤其是使用商用MEMS加速度计作为旋转传感器的可行性。
- 设计空间探索:对IHSM的设计可能性进行了探索,包括运动类型、篡改检测传感器的构建、运动检测以及机械布局等方面。
- 工作原型展示:展示了一个工作原型IHSM,证明了IHSM概念的可行性,并解决了数据和电源通过旋转关节传输等关键技术问题。
- MEMS加速度计分析:通过实验验证了MEMS加速度计作为IHSM旋转传感器的有效性,为制动检测提供了一种可靠的方法。
结果
- 原型验证:通过构建原型,验证了IHSM概念的可行性,包括非接触式电源和数据传输、安全网的自动生成等关键技术的实现。
- MEMS加速度计有效性:实验结果显示,MEMS加速度计适合用作IHSMs的制动检测传感器,即使在高速旋转下也能准确检测。
- 安全性分析:分析了IHSMs的潜在弱点,并展示了如何通过设计来减轻这些弱点,例如通过改变旋转速度来防止攻击。
实际应用中的有效性
- 新应用场景:IHSMs的设计允许在HSM中集成风扇进行空气冷却,这为使用更强大的计算硬件提供了可能。
- 设计公开:研究者公开了所有设计工件和原型的源代码,鼓励学术界进行进一步的研究和开发。
对轻量级密码设计的启示 - 安全性与成本的平衡:IHSMs提供了一种在不依赖复杂制造工艺的情况下,通过简单组件实现高安全性的方法。
- 促进学术研究:这种简单的构建方式可能会激发对更安全硬件的学术研究和开发。
4. CFNTT: Scalable Radix-2/4 NTT Multiplication Architecture with an Efficient Conflict-free Memory Mapping Scheme
Xiangren Chen; Bohan Yang; Shouyi Yin; Shaojun Wei; Leibo Liu
Tsinghua University
问题与挑战
- NTT硬件设计的灵活性和ATP: 针对不同安全参数和不同计算平台的资源限制,需要设计灵活且具有较低Area-Time Product (ATP)的NTT硬件架构。
- 内存访问冲突: 原地NTT的内存访问模式使得为不同基数和并行蝴蝶单位数量设计硬件成为难题。
主要工作
- 提出无冲突内存映射方案: 提出了一种支持多组并行蝴蝶单位和任意基数NTT配置的高效无冲突内存映射方案。
- 提出可扩展的NTT乘法架构: 通过算法-硬件协同设计提出了一种可扩展的基数-2和基数-4 NTT乘法架构。
创新点
- 算法级别的优化: 提出了新的基数-4 NTT/INTT算法,减少了计算复杂性,并通过重新排列循环结构和重用twiddle因子来避免比特反转开销。
- 硬件级别的优化: 在基数-4蝴蝶单位中挖掘对称操作,节省了硬件资源,并提出了一种通用方法来重用NTT中的twiddle因子。
主要贡献
- 算法推导: 提供了一种新的无比特反转的基数-4 NTT/INTT算法,并详细推导了其低复杂性。
- 硬件架构设计: 提出了一种可扩展的基数-2和基数-4 NTT乘法硬件架构,通过专用调度方法减少了模加/减法和模乘法的数量。
- 无冲突内存映射方案: 提出了一种新的无冲突内存映射方案,支持多组并行蝴蝶单位和任意基数NTT配置,避免了队列和流水线停顿,提高了流水线NTT架构的利用率。
结果
- 性能比较: 实验结果和理论分析表明,当处理1024个14位点NTT时,基数-4 NTT核心在FPGA平台上的ATP比基数-2 NTT核心低约2.2倍/1.2倍/1.1倍/1.9倍。
- 硬件实现: 提出的架构在28 nm Xilinx Virtex-7 FPGA上实现,并与现有技术进行了比较,显示出在资源利用和性能上的显著优势。
5. Multi-moduli NTTs for Saber on Cortex-M3 and Cortex-M4
Amin Abdulrahman; Jiun-Peng Chen; Yu-Jia Chen; Vincent Hwang; Matthias J. Kannwischer; Bo-Yin Yang
Ruhr University Bochum; Academia Sinica; IKV Technology; National Taiwan University and Academia Sinica
问题与挑战
- 量子计算对现有密码体系的威胁:Shor算法展示了量子计算机在整数分解和离散对数问题上的能力,对广泛部署的公钥密码体系构成威胁。
- NIST后量子密码标准:美国国家标准技术研究院(NIST)正在进行后量子密码标准(NISTPQC)的制定,需要在ARM微控制器上对候选算法进行基准测试。
主要工作
- Saber算法的优化实现:探索了NISTPQC候选算法Saber在Cortex-M4及其相近的Cortex-M3上的设计空间。
- 多模数NTTs的实现:研究了数论变换(NTTs)的各种优化策略和内存-时间权衡,特别是多模数NTTs在Saber算法中的应用。
创新点
- 内存和速度优化:提出了一种基于复合模数的NTT实现,显著减少了内存占用,并在不牺牲性能的情况下优化了栈使用。
- 多模数NTTs的应用:展示了多模数NTTs在Saber算法中的实际应用,证明了其在栈使用和速度上的优势。
主要贡献
- Saber算法的NTT乘法:证明了NTT乘法在Saber算法中相比Toom-Cook乘法在栈使用和速度上的优势。
- Cortex-M3和Cortex-M4的实现:在Cortex-M3上实现了Saber算法的NTT版本,速度上超过了现有的Toom-Cook实现。
结果
- 性能提升:在Cortex-M4上,栈优化的Saber实现在保持与最优化Toom-Cook实现相近的栈使用的同时,速度提升了33%-41%。速度优化的蒙版(masked)实现比最快的Toom-Cook蒙版实现快16%。
- Cortex-M3性能:在Cortex-M3上,新实现的性能比现有实现快29%-35%。
文章通过在ARM Cortex-M3和Cortex-M4平台上对Saber算法的实现,展示了多模数NTTs在提高密码算法性能和内存使用效率方面的潜力,并为后量子密码算法的硬件优化提供了有价值的见解。