🏡《Cadence 开发合集目录》 🏡《Cadence PCB 仿真宝典目录》
1， 概述
本文介绍使用Allegro PCB SI生成串扰表Crosstalk Tables的方法。
2，生成方法
第1步，执行Analyze→ Xtalk Table
第2步，设置串扰表名称，其他参数可暂时保持默认，然后点击Create Table
🏡《Cadence 开发合集目录》 🏡《Cadence PCB 仿真宝典目录》
本文介绍使用Allegro PCB SI生成串扰表Crosstalk Tables的方法。
第1步，执行Analyze→ Xtalk Table
第2步，设置串扰表名称，其他参数可暂时保持默认，然后点击Create Table
道可道，非常道；名可名，非常名。 无名，天地之始，有名，万物之母。 故常无欲，以观其妙，常有欲，以观其徼。 此两者，同出而异名，同谓之玄，玄之又玄，众妙之门。