1. 布尔表达式（booleans）：构成SVA的最基本单元。其一般形式为标准的SystemVerilog的布尔表达式，它由信号及其逻辑关系运算符构成，用以表示某个逻辑事件的发生。
2. 序列（sequence）：布尔表达式在时间上的组合。
3. 属性（property）：是在仿真或者形式验证中被验证的单元。属性将序列通过逻辑或者有序地组合起来生成更复杂的序列，SVA提供关键词“property”来表达这些复杂的有序行为。
4. 断言声明（assertion statements）：属性要在断言声明中被调用才能发挥作用，否则它们会被编译器忽略掉。

• assert ：通常直接被称为断言，也是狭义范畴所指的断言。Assert 是断言中最常见的用法，用于描述电路的逻辑行为和属性。这类断言无论在形式化验证还是动态仿真中，都作为一个待验证的目标，并且期望这个断言在整个验证过程中和所有的验证场景中，永远为真。否则，验证工具会给出验证错误的结果。
• cover：覆盖断言。在形式化验证和动态仿真中，都用来检验验证工作的完备性。与 assert 类似，cover 也是一类验证目标。但是和 assert 不同的是，cover 不要求在所有的验证场景中永远为真，只要在某些验证场景中 cover 可以出现真的情况（哪怕只出现了一次），这个 cover 的验证结果即是通过，否则验证出错。
• assume：约束断言。在形式化验证中，assume 断言所描述的电路行为在整个验证过程中，也必须永远为真。但是和 assert 不同的是，assume 所描述的电路行为由工具来保证其永远为真，即是说形式化验证工具不会去验证导致 assume 为假的验证场景。通常 assume 是用来规范电路的输入激励的。
• restrict：restrict 断言在形式化验证中的作用和 assume 完全一致，通常不会使用。

（二）从断言的触发方式上来分，断言又可以分成两大类：即时断言和并发断言。

• 即时断言：即时断言一般出现在 always 顺序执行块中，于其他的 RTL 语句混在一起，只有当该顺序语句所在的分支被执行的时候才会被触发，其触发条件和顺序语句的触发条件完全一致。即时断言在形式化验证中并不常用。
• 并发断言：并发断言是形式化验证中常用的一类的断言。并发断言可以出现在 always 顺序块中或者在always 块之外单独出现。并发断言的触发条件一定是某一个时钟的跳变沿。因此，在并发断言中通常会用@(clock event)来定义断言的触发条件，而即时断言不能在断言中定义触发条件。

• 举个例子： 

ast_con : assert property(@(posedge clk) !a ##1 a |-> ##2 b==2‘b0);

除了出现的位置不同，是否需要定义触发时钟沿，并发断言和即时断言在语法上最重要的区别是并发断言需要有关键词”property”，而即时断言没有。因为即时断言的内容只能是一个简单的布尔表达式，而并发断言的内容通常由以下四部分组成：

• 布尔表达式(boolean)。表示信号的组合逻辑关系。比如上面例子中的!a、a、b==2’b0都是布尔表达式。
• 序列(sequence)。表达信号间的时序关系,比如上面例子中的!a ##1 a 以及##2 b==2‘b0。
• 属性(property)。表示序列间的相互关系，比如上面例子中的@(psoedge clk) !a ##1 a |-> ##2 b==2’b0。
• 断言(assert)。最后需要将属性声明成 assert、cover、assume、restrict 中的某一种。

三、如何在 RTL 设计中嵌入 SVA 断言

• 有两种方式将 SVA 断言和 RTL 结合到一起。
• 方法一：直接在 RTL 模块里写入 SVA 断言。
• 方法二：单独写一个 SVA 检查模块，将所需要用到的 RTL 信号全部当作检查模块的 input。

举个例子：

generate
genvar ii;
for(ii=0 ; ii<NUM_PORTS; ii=ii+1) 
begin
    asm_request_stable : assume property(
        @(posedge clk) disable iff(rst)
            request[ii] && !grant[ii] |-> ##1 request[ii]);
    asm_request_cancel : assume property(
        @(posedge clk) disable iff(rst)
            request[ii] && grant[ii] |-> ##1 !request[ii]);
end
endgenerate

module arbiter(…) …
arbiter_checker my_checker(.clk(clk), rst(rst), request(request) … ); …
Endmodule

（二）分析某一条断言的 COI