(一)填空题
1、冯.诺依曼计算机体系结构中,它包括控制器、运算器、存储器、输入设备以及输出设备五大部分。
2、控制器按控制信号产生方式不同可分为组合逻辑控制器和微程序控制器。 微程序&组合
3、在计算机系统中,多个系统部件之间传送信息的公共通路称为 总线 。 就其传输的信息性质而言,在公共通路上传送的信息包括数据,地址、控制信息。
4、根据操作数所在的位置,指出其寻址方式:操作数在寄存器中,为 寻址方式; 操作数地址在寄存器中,为__ _寻址方式; 操作数在指令中,为 寻址方式; 操作数地址(主存)在指令中, 为___ 寻址方式; 操作数地址,为某一寄存器中的内容与位移量之和则可以是__ _、__ _ 或__ _寻址方式;
寄存器、寄存器间址、立即数、直接、基址、变址、相对(基址、变址、相对可互换位置)
同题生:根据操作数所在位置,指出其寻址方式:操作数在寄存器中,为____寄存器____寻址方式;操作数地址在寄存器中称为___寄存器间接_____寻址方式;操作数在指令中,称为__立即_ 寻址方式;操作数地址(主存)在指令中,为____直接____寻址方式。
5、浮点数加、减法运算在对阶时,总是使 小阶向大阶 看齐。
6、为了把主存块放到cache 中,必须采用某种方法把主存地址定位到cache中,称 缓存映射 。有直接映射、组相联映射、全相联映射三种方式。
7、所谓 超标量(Superscalar)流水计算机 ,是指它具有两条以上的指令流水线。
8、常见集中式仲裁方式有链式查询方式、计数器定时查询方式和独立请求方式。
9、在计算机中表示带符号二进制数称为“机器数”,其有三种表示方式:原码、反码和补码。
10、直接内存访问(DMA)方式是完全由硬件执行I/O交换的工作方式,数据交换不经过cpu,而是直接在内存和I/O设备之间进行。
11. 半导体静态的(随机存取存储器)SRAM靠 触发器 存贮信息,半导体(动态随机存取存储器)DRAM则是靠 电容 存贮信息。
12. 计算机指令系统按复杂程度可分为_CISC_和____RISC__ 。
计算机指令系统按复杂程度可分为 _ 软件 __和 硬件 。
13. 在计算机术语中,将运算器、控制器、cache合在一起,称为_CPU_ ,而将 CPU 和存储器、I/O设备组合在一起,成为主机。
14.如果采用偶校验,数据1101110的校验位的值是____1____。
数据01101101的奇校验位为 0 ,偶校验位为 1 。
统计数据中的1的个数。遍历给定的数据,计算其中1的个数。 对于数据01101101,1的个数为5。
判断奇校验位。如果1的个数是奇数,则奇校验位为0;如果1的个数是偶数,则奇校验位为1。 对于数据01101101,1的个数为奇数,因此奇校验位为0。
判断偶校验位。如果1的个数是奇数,则偶校验位为1;如果1的个数是偶数,则偶校验位为0。 对于数据01101101,1的个数为奇数,因此偶校验位为1。
因此,数据01101101的奇校验位为0,偶校验位为1。
15.Cache是一种 高速缓存 存储器,是为了解决CPU和_主存__ 之间 速度___上不匹配而采用的一项重要硬件技术。
即主存储器和CPU之间增加高速缓冲存储器的目的是解决__CPU和主存之间速度不匹配。
计算机的存储器系统是指cache,___内存____,_ 外存 _。
16. 指令格式中,操作码字段表征指令的操作的特性和功能,地址码字段指示 操作数的位置_。
17. RISC指令系统最大特点是:指令条数少、指令长度固定、 指令格式和寻址方式种类少。
18.数的真值变成机器码可采用 原码 表示法, 补码 表示法, 反码 表示法, 移码 表示法。
19. 移码表示法主要用于表示浮点数的阶码E,以利于比较两个指数或阶码的大小和 对阶 操作。
20.相联存储器是按 内容指定方式 进行寻址的存储器。
21.CPU从存储器 取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同,各种指令的指令周期是 不相同的 。
寄存器是操作数据的地方,存储器是存放数据的地方。
22.对存储器的要求是容量大 ,速度快 , 成本低 。为了解决这三方面的矛盾,计算机采用多级存储体系结构。(大块体)
23. 外存储器与内存储器相比,外存储器 速度慢__,_容量大 ,成本低。
24. 衡量总线性能的重要指标是 总线带宽 ,它定义为总线本身所能达到的最高_传输率_。
25.磁表面存储器主要技术指标有_存储密度 , 存储容量 , 平均存取时间_和数据传输率。
26. 虚拟存储器指的是主存——外存层次,它给用户提供了一个比实际主存空间大得多的 程序地址 空间。
27. 访问主存的指令和数据存在于cache中称为 命中 。命中的次数与访存次数之比称为 命中率。
28.浮点数加法需要经过_对阶、尾数运算、规格化 舍入和判溢出。
或者 对阶、尾数运算、规格化、舍入操作和判断结果(对违规 入盘)
29. 在I/O控制方式中,主要由程序实现的是 程序 中断方式 和 程序 查询方式 。
30. 在I/O控制方式中,主要由硬件实现的是 DMA方式 和 通道方式 。
34. PCI总线是 64 位的。
35.总线数据通信方式按照传输定时的方法可分为 同步 式和 异步 式两类。
36.计算机的外围设备是指除了CPU和内存以外的其它设备。
37.在运算过程中出现数据超出表示范围的现象,就发生 溢出 ,这时,运算结果是 错误 的。
38.计算机的软件是计算机系统结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。
39. .如指令中的地址码就是操作数的有效地址,那么这种寻址方式称为操作数的寻址方式。
40.EPROM是指 紫外线 擦除,可编程的 可读 存储器。
41. 一位十进制数,用BCD码表示需要 4 位二进制码,用ASCII码表示需要 7 位二进制码。
42. 能被CPU直接访问的存储器是 内存储器。
cpu能直接访问的存储器是有三种:内部寄存器register、高速缓冲存储器Cache、内存储器RAM
42.移码表示法主要用于表示 浮点 数的阶码E,有利于比较两个数_ 阶码 _的大小。
43.完整的计算机系统应包括配套的 硬件系统 和 软件系统 。
44.系统总线中地址线的功能是用于指定 _存储器__ 和I/O设备___单元或端口_ 的地址。
45.串行传输只需 _一条_数据传输线,线路的成本低,适合于__短距离__的数据传输。
46.指令格式是指令字用二进制代码表示的结构形式,通常由 操作码字段和 操作数_字段组成。
47.CD-ROM光盘是___只读型_ 型光盘,可用做计算机的 _外部_ 存储器和数字化多媒体设备。
48.微程序控制器主要由 控制存储器 、 微命令寄存器 、微地址寄存器和地址转移逻辑等组成。
49.运算器虽有许多部件组成,但核心部件是__算数逻辑运算(单元 )运算部件。
50.CPU响应中断时,进入“中断周期”采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要因为能进入_中断处理__ 并能正确__返回_ 源程序。
51.磁盘上常用的记录方式可分为归零制、不归零制,_调相_制, 调频 制等多种类型。
52.存储___程序__ 并按__ _程序 _顺序执行,这是冯·诺依曼型计算机的工作原理。
53.在黑白显示器中,显示的灰度级是指 像素点的亮暗差别_。
54. 打印机根据印字方式可以分为击打式和非击打式两大类,在击打式类打印机中,只有针型打印型打印机才能打印汉字。
55.存储器的最大容量可由存储器的 内存和外存之和 确定,通常我们称1GB=_1024_MB。
56.当前汉字在计算机中的编码分为_输入_码和 机内_码两种。
输入码、机内码和输出码。
57.软磁盘和硬磁盘的 存储原理 和记录方式基本相同,但在结构和 性能 上存在较大差别。
58.运算器的主要功能是进行算术运算 与 逻辑运算 运算。
59.目前计算机进行DMA传送时,CPU一般是要让出对系统总线的控制权,交给DMA控制。
60. 为提高大批量数据传送的效率,在输入输出系统中引入__ DMA__方式进行数据传送。
61. 分布式仲裁方式是以优先级仲裁策略为基础的仲裁方式。
62. 总线的一次信息传送过程大致分五个阶段:请求总线、总线仲裁、寻址(目的地址)、 信息传送、状态返回(错误报告)。
63.同步通信之所以比异步通信具有较高的传输频率,是因为同步通信用一个公共时钟进行同步。
64.在集中式总线仲裁中,独立请求方式响应时间最快,菊花链方式对电路故障最敏感。
65.采用串行接口进行7位ASCII码传送,带有一位奇校验位,1位起始位和1位停止位,当波特率为9600波特是字符传输速率为873.
字符传输速率 = 9600 / (7 + 1 + 1 + 1) = 9600 / 10 = 960
因此,采用串行接口进行7位ASCII码传输,带有一位奇校验位,1位起始位和1位停止位,波特率为9600波特时,字符传输速率为873字符/秒。
66.系统总线中地址线的功能是指定主存和I/O设备接口电路的地址。
67.系统总线中控制线的功能是提供主存、I/O接口设备的控制信号和响应信号。
68.存储总线周期用于对内存读写;I/O总线周期对接口中的端口进行读写。
69.PCI总线的基本传输功能是猝发式传送。利用桥可以实现总线间的猝发式传送,使所有的存取都按CPU的需要出现在总线上。PCI允许多条总线并行工作。
70.PCI是一个与处理器无关的高速外围总线,它采用同步时序协议和集中式仲裁策略,并具有自动配置的能力。
71. PCI总线中三种桥:HOST桥、PCI/LAGACY总线桥、PCI/PACI 桥。
74.虚拟存储技术就是利用一个实际存在的容量较小的物理空间模拟一个 比实际内存空间大得多的存储空间。
73.I/O设备的编址方式通常有 独立编址 和 统一编址 两种方式。
74.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于程序控制类指令,这类指令在指令格式中所表示的地址不是 操作数 的地址,而是___下一条指令_的地址。
75.循环冗余码简称为多项式 码。
76.寄存器间接寻址方式中,操作数处在内存中。
77.用浮点数来表示的优点是数值范围不受限制 与 表示格式不受限制 。
78.在定点二进制运算器中, 减法运算一般通过 补码运算的二进制加法器(利用补码化为加法)来实现。
79 InfiniBand是一个高性能的I/O标准,数据传输率达30GB/s,他可连接64000台服务器,适用于高成本的较大规模的计算机系统。
80. Pentium系统有两类中断源:由CPU外部的硬件信号引发的称为中断;它又可分为可屏蔽中断 和 非屏蔽中断 ;由指令执行引发的称为 异常 ;其中一种是执行异常;另一种是 执行软件中断指令 。
答:可屏蔽中断 非屏蔽中断 异常 执行软件中断指令
81.IEEE 1394是 串行 I/O标准接口,与SCSI并行I/O标准接口相比,它具有更高的数据传输率和数据传输实时性,具有更小的体积和连接的方便性。
82.SCSI是系统级接口,是处于主适配器和智能设备控制器之间的并行I/O接口。SCSI-3标准允许SCSI总线上连接的设备由___8___个提高到___16__个,可支持___16__位数据传输。
83.通道的功能是执行通道指令,组织外围设备和内存进行数据传输,按I/O指令要求启动外围设备、向CPU报告中断等。根据通道的工作方式,通道分为选择通道、多路通道两种类型。
84.一个定点数由符号位和数值域两部分组成。按小数点位置不同,定点数有( 纯小数 )和(纯整数 )两种表示方法。
85.虚拟存储器系统由( 主存-辅存)两级存储器组成,主要解决存储器的(扩大存储容量)问题。
86.DMA控制器按其结构,分为(选择型 )DMA控制器和(多路型 )DMA 控制器。前者适用于高速设备,后者适用于慢速设备。
87.衡量总线性能的重要指标是(总线带宽 ),它定义为总线本身所能达到的最高传输速率,单位是(MB/s)。
88.三种常用的偏移寻址是(相对寻址 基址寻址 变址寻址)。
89.存储器容量扩展方法有(字扩展)和(位扩展)两种。
90.磁盘的平均存取时间主要由(寻道时间、旋转等待时间、)和数据传送时间三部分组成。
91.在独立请求方式下,若有N个设备,则有N个总线请求信号和N个总线响应信号。
92.在定点运算器中,无论采用双符号位还是单符号位,必须有溢出判断电路 ,它一般用 异或门来实现。
(二)选择题
1、在定点二进制运算器中,减法运算一般通过
A原码运算的二进制减法器 C原码运算的十进制加法器
B补码运算的二进制减法器 D补码运算的二进制加法器
2、 主机与设备传送数据时,采用___A___,主机与设备是串行工作的。茶几床
A.程序查询方式;
B.中断方式;(主程序与设备是并行工作的。) 程序中断设备 城中病
C.DMA方式;(主机与设备是并行工作的。) 极地冰
D.通道。
3、在机器数,()的零的表示形式是唯一的。
A.原码 B.补码 C.反码 D.原码和反码
4、CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的容量是 。
A. 512KB B. 1MB C. 256KB D. 2MB
答:CRT的分辨率为1024×1024像素,每个像素的颜色数为256。刷新存储器是指用于存储每个像素颜色值的存储器容量。计算刷新存储器的容量需要考虑每个像素的颜色值。每个像素的颜色值需要用8位来表示,因为256个颜色可以用8位二进制数表示(2^8 = 256)。
每个像素的颜色值需要8位的存储空间。对于1024×1024个像素,需要计算总的存储空间。
总存储空间 = 像素数 × 每个像素的颜色值位数 = 1024 × 1024 × 8 = 8,388,608位
注意:常见的存储容量单位是字节(Byte)或位(bit)。通常,1字节等于8位。所以,可以将上述结果转换为字节:
总存储空间(字节) = 8,388,608位 / 8 = 1,048,576字节
刷新存储器的容量为1,048,576字节(约等1MB)或8,388,608位。
( B )5、计算机硬件能直接执行的只有______。
A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言
( B ) 6.某计算机字长16位,它的存贮容量是64K,若按字编址,它的寻址范围是。
A.64K B.32K C.64KB D.32KB
64KB/16b = 64KB/2B = 32K。
某计算机的字长是16位,存储器容量是64KB。按字编址,每个字为2个字节(16位),因此寻址范围是存储器容量的一半。
64KB等于64 * 1024字节,每个字2个字节,因此寻址范围是 32KB。
某计算机字长是32位,它的存储容量是256KB,按字编址,它的寻址范围是___B___。
A.128K;
B.64K;
C.64KB;
D.128KB。
根据提供的信息,某计算机的字长是32位,存储容量是256KB。按字编址,每个字占32位或4个字节。
计算寻址范围的方法如下:
寻址范围 = 存储容量 / 字长
寻址范围 = 256KB / 4字节 = 64K个字
因此,该计算机的寻址范围是64K个字。
7、 对于容量为8KB的存储器,寻址所需最小地址位数为( D )
A.2 B.3 C.12 D.13
首先,将存储器的容量转换为字节数。8KB等于8 * 1024字节。
计算存储器容量的对数,以确定所需的位数。在这种情况下,log2(8 * 1024) = 13。
因此,寻址所需的最小地址位数为13位。
( A )8、异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU中
C硬布线控制器中 D.微程序控制器中
作为主要的控制方式,异步控制常用于( A )
A.单总线结构中 B.微型计算机中的CPU控制中
C.组合逻辑控制器中 D.微程序控制器中
同步控制是______。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式(每个时钟周期长度固定)
D 所有指令执行时间都相同的方式
E.各指令占用的节拍数相同
F.各指令的执行时间相同
G .必须采用微程序控制方式
在同步控制方式中( A )
A.每个机器周期长度固定 B.每个机器周期长度不固定
C.每个工作周期长度固定 D.各指令的机器周期数不变
在同步控制方式中( A )
A.各指令的执行时间相同
B.各指令占用的机器周期数相同
C.由统一的时序信号进行定时控制
D. CPU必须采用微程序控制方式
( D )9、控制存储器用来存放___________。 支村委
A、机器指令和数据 B、微程序和数据
C、机器指令和微程序 D、微程序
( D )10、在虚拟存贮器中,当程序正在执行时,由______完成地址映射。
A 程序员 B 编译器 C 装入程序 D 操作系统
( D ) 存放微程序的存储器是( D )
A.主存 B.硬盘 C.随机存储器 D.只读存储器
(A C )12、在以下有关虚拟存储器的叙述中,不正确的是 。
A、页表一定存放在主存中
B、页表大时,可将页表放在辅存中,而将当前用到的页表调到主存中
C、页表的快表存放在主存中
D、采用快表的依据是程序访问的局部性
补充:
页表的快表(Translation Lookaside Buffer,TLB)是位于处理器(CPU)的高速缓存(Cache)中,而不是主存(RAM)中。
TLB是一个高速缓存结构,用于存储最近访问的虚拟地址到物理地址的转换结果。当CPU访问一个虚拟地址时,首先会在TLB中查找对应的物理地址,如果找到了匹配项,就可以直接进行访问。这样可以避免每次都去访问页表,提高地址转换的速度。
主存(RAM)中存储了实际的页表,页表是用于虚拟地址到物理地址的映射。当TLB中没有找到对应的地址转换项时,CPU会通过访问主存中的页表来进行地址转换。
TLB存放在处理器的高速缓存中,而页表存放在主存中。
( )13、如果浮点数尾数用补码表示,则判断下列哪一项的运算结果是规格化数 。
A 1.11000 B 0.01110 C 1.00010 D0.01010
浮点数尾数用补码表示,则判断下列哪一项的运算结果是规格化数
非零判断:尾数不全为0,至少有一位是1。
非非规格化判断:指数部分不能全为0或全为1。如果指数部分全为0,表示非规格化数(subnormal number);如果指数部分全为1,表示特殊值(如NaN或无穷大)。
溢出判断:如果指数部分溢出(超过规定的指数范围),则结果为无穷大或NaN,而不是规格化数。
B
(D) 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是 。
A 11001011 B 11010110 C 11000001 D 11001001
( C)14、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用______。
A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式
( B) 15、运算器虽有许多部件组成,但核心部件是______。
A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器
( D)16、描述流水CPU基本概念正确的句子是______。
A.流水CPU是以空间并行性为原理构造的处理器
B.流水CPU一定是RISC机器
C.流水CPU一定是多媒体CPU
D.流水CPU是一种非常经济而实用的时间并行技术
( B )17、在CPU中跟踪指令后继地址的寄存器是______。
A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器
程序计数器是指( D )
A.可存放指令的寄存器
B.可存放程序状态字的寄存器
C.本身具有计数逻辑与移位逻辑的寄存器
D.存放下一条指令地址的寄存器
( C )18、至今为止,计算机中的所有信息仍以二进制方式表示的理由是______。
A.节约元件 B 运算速度快 C 物理器件的性能决定 D 信息处理方便;
( D )19、某SRAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是。
A 23 B 25 C 50 D 19
对于一个512×8位的SRAM芯片,每个存储单元都需要引出一个数据线(8位)以及相应的地址线(9位)。对于地址线,由于存储容量为512,需要9位二进制数才能唯一表示512个地址(2^9 = 512)。除了数据线和地址线,还需要引出一些控制线,如读使能(Read Enable)和写使能(Write Enable)等,用于控制读取和写入操作。
该芯片引出线的最小数目为8(数据线)+ 9(地址线)+ 控制线(至少2条)= 18 + 控制线。具体的控制线数目取决于SRAM芯片的具体设计和功能要求,读使能(Read Enable)和写使能(Write Enable)这两条控制线是SRAM芯片必需的,它们用于控制读取和写入操作的时机,确保正确的数据传输和操作。除了这两条控制线外,还可能存在其他控制线,如片选线(Chip Enable),用于选择芯片的使能或禁用,以及时钟线(Clock),用于同步读写操作等。这些额外的控制线根据具体的SRAM芯片设计和功能需求而定。
另一种说法:
SRAM芯片的容量为512×8位,由于512=2^9 ,需要9根地址线,表示寻址范围为2^9 ,即512。数据总线是8位的,所以对应8位地址线,加上片选信号CS、读/写控制信号WE、电源线和地线,该芯片引出线的最小数目为21。因此,除电源端和接地端外,该芯片引出线的最小数目应为19。
其他:
某DRAM芯片,其存储容量为512K*8位,该芯片的地址线和数据线数目为(19,8)
答:
对于DRAM芯片,地址线的数量取决于存储单元的数量。对于N个存储单元,地址线的数量可以通过计算2的对数来确定,即log2(N)。在这种情况下,存储单元的数量为512K,因此地址线的数量为log2(512K) = log2(512 * 1024) = log2(524288) ≈ 19。
数据线的数量取决于每个存储单元的宽度。在这种情况下,每个存储单元的宽度为8位,因此数据线的数量为8。
某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为_____。
A 64,16 B 16,64 C 64,8 D 16,16
- 地址线的数目等于对应存储容量的二进制对数。在这种情况下,64K的二进制对数为16,因此地址线的数目为16。[log2(64*1024)]=16
- 数据线的数目等于每个存储单元的数据位数。在这种情况下,每个存储单元的数据位数为16,因此数据线的数目为16。如颜色标识。
20、用1K×4 的存储芯片组成4KB存储器,需要几片这样的芯片?( A )
A.8片 B.4片 C.2片 D.1片 4/(½)=8
( C )21、相联存贮器是按______进行寻址的存贮器。
A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈
( A )22、寄存器间接寻址方式中,操作数处在______。
A.通用寄存器 (存储器) B.主存单元 C.程序计数器 D.堆栈
(A )23、 常用的虚拟存贮系统由______两级存贮器组成,其中辅存是大容量的磁表面存贮器。
A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存
(B)24、在大多数磁盘存储器中,以下正确的是__________。
A.各个磁道的位密度相等 B.内圈磁道的位密度较大(大内总管)
C.外圈磁道的位密度较大 D.磁盘读写信息的最小单位是字节
(C)25、指令周期是指______。
A CPU从主存取出一条指令的时间 ;
B CPU执行一条指令的时间 ;
C CPU从主存取出一条指令加上CPU执行这条指令的时间 ;
D 时钟周期时间 ;
(C)26、在取指令操作完成之后,PC中存放的是 。
A、当前指令的地址
B、下一条实际执行的指令地址
C、下一条顺序执行的指令地址PC+1
D、对于微程序控制计算机,存放的是该条指令的微程序入口地址。
(B)27、堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果压栈操作的动作是:(A)→MSP ,(SP)- 1 →SP ,那么出栈的动作应是。
A (MSP)→A, (SP) + 1→SP ;
B (SP) + 1→SP ,(MSP)→A ;
C (SP) - 1→SP ,(MSP)→A ;
D (MSP)→A ,(SP) - 1→SP ;
(C)28、主存储器是计算机系统的记忆设备,它主要用来______。
A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序 存书城
(B)29、在CPU中跟踪指令后继地址的寄存器是______。
A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器
用于对某个寄存器中操作数的寻址方式称为______寻址。
A.相对 B.间接 C.寄存器直接 D.寄存器间接
采用直接寻址方式的操作数存放在( B )
A.某个寄存器中 B.某个存储器单元中
C.指令中 D.输入/输出端口中
下列寻址方式中,执行速度最快的是( A )
A.寄存器寻址 B.相对寻址 C.直接寻址 D.存储器间接寻址
(D)30、系统总线地址的功能是______。
A 选择主存单元地址;
B 选择进行信息传输的设备;
C 选择外存地址;
D 指定主存和I / O设备接口电路的地址;
(C)31、变址寻址方式中,操作数的有效地址等于______。
A 基值寄存器内容加上形式地址(位移量)
B 堆栈指示器内容加上形式地址(位移量)
C 变址寄存器内容加上形式地址(位移量)
D 程序记数器内容加上形式地址(位移量)
(C)32、若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A 阶符与数符相同为规格化数
B 阶符与数符相异为规格化数
C 数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
(B)33、DRAM地址分两次输入(行选通RAS、列选通CAS)的目的是_________。
A、缩短读/写时间 B、减少芯片引出端线数 C、刷新 D、提高负载能力
34、 动态RAM存储信息依靠的是( )
A.电容 B.双稳态触发器 C.晶体管 D.磁场
(A)35、在外设接口中,控制器的作用是______。
A、存放CPU给外设的操作命令
B、存放外设给CPU的操作命令
C、存放外设的工作状态
D、存放CPU的工作状态
(A)36.主存贮器和CPU之间增加cache的目的是______。
A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
(C)37、采用虚拟存贮器的主要目的是______。
A. 提高主存贮器的存取速度
B. 扩大主存贮器的存贮空间,并能自动管理和调度
C. 提高外存贮器的存取速度
D. 扩大外存贮器的存贮空间
(B)38、为了便于实现多级中断,保存现场信息最有效的办法是采用______。
A 通用寄存器 B 堆栈 C 存储器 D 外存
(A) 39、在存储单元和I/O设备统一编址的方式下,存储单元和I/O设备是依据___来区分的。
A、不同的地址码 B、不同的地址线
C、不同的数据线 D、不同的控制线
40.下面描述的RISC机器基本概念中不正确的句子是___B ___。
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU
C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器
(简单指令系统计算机) RISC机器一定是流水CPU,但流水CPU不一定是RISC机器。
41.由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用______来规定。
A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间
C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间
42.单级中断系统中,CPU一旦响应中断,立即设置_________标志,以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A. 中断允许 B. 中断请求 C. 中断屏蔽 D. DMA请求
43. 下述关于存储器的描述中,正确的是()
A、多级存储体系由cache、主存和虚拟存储器构成
B、存储保护的目的是:在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问的不是分配他的主存区,已达到数据安全与保密的要求
C、在虚拟存储器中,外存和主存以相同的方式工作,因此允许程序员用比主存空间大得多的外存空间编程
D 、cache和虚拟存储器这两种存储器管理都利用到程序的局部性原理。
A:多级存储体系一般由高速缓存(cache)、主存(主内存)和辅助存储器(如硬盘)构成。
C、虚拟存储器是一种通过将部分数据从主存储器移出到辅助存储器(如硬盘)的技术,但外存和主存并不以相同的方式工作,并不允许程序员直接编程外存空间。
D、虽然cache和虚拟存储器都利用了程序的局部性原理,但这并不是唯一的存储器管理方法,还有其他的存储器管理策略。
44.采用DMA方式传送数据时,每传送一个数据,就要占用一个_________的时间。
A. 指令周期 B. 机器周期 C. 存储周期 D. 总线周期
另题:CPU响应DMA请求的时间是( B )
A.必须在一条指令执行完毕时 B.必须在一个总线周期结束时
C.可在任一时钟周期结束时 D.在判明没有中断请求之后
45.下列存储器中,属于半导体存储器的是( )
A.硬盘 B.动态存储器 C.软盘 D.光盘
在下列存储器中,属于顺序存取存储器的是( D )
A.U盘 B.光盘 C.磁盘 D.磁带
在下列存储器中,属于挥发性的存储器是( D )
A.ROM(可读性存储器) B.光盘 C.磁盘 D.RAM(随机存取存储器)
CPU可直接访问的存储器是( D )
A.虚拟存储器 B.磁盘存储器
C.磁带存储器 D.主存储器
在下列存储器中,不属于磁表面存储器的是( D )
A.磁带 B.磁盘
C.磁鼓 D.光盘
46. 指令执行所需的操作数不会来自( )
A.指令本身 B.主存 C.寄存器 D.控制器
47.一条机器指令中通常包含的信息有( )
A.操作码、控制码 B.操作码、立即数 C.地址码、寄存器号 D.操作码、地址码
48.从主存中取回到CPU中的指令存放位置是( )
A.指令寄存器 B.状态寄存器 C.程序计数器 D.数据寄存器
49.微程序控制器将微程序存放在( )
A.主存中 B.寄存器中 C.ROM中(可读寄存器) D.RAM中
50.在一个串行传输系统中,每秒可传输12个字节的数据,其比特率是( )
A.8bps B.12bps C.96bps D.任意
51. 串行接口是指( B )
A.接口与系统总线之间为串行传送 B.接口与外设之间为串行传送
C.接口的两侧都为串行传送 D.接口内部只能串行传送
在串行接口中,接口与I/O设备(外设)之间串行传送,接口与系统总线之间并行传送。(串——并)转换的功能由接口完成。
52.并行接口是指( B )
A.仅接口与外围设备之间采取并行传送
B.仅接口与系统总线之间采取并行传送
C.接口的两侧均采取并行传送
D.接口内部只能并行传送
53.在磁盘中实现输入输出的数据传送方式( )
A.只采取程序查询等待方式 B.只采取程序中断方式
C.只采取DMA方式 D.既有DMA方式,也有中断方式
54.定点小数的补码表示范围是 ;n+1位定点小数的反码表示范围是
55.在计算机中磁盘存储器一般用作( C )
A.主存 B.高速缓存 C.辅存 D.只读存储器
56.为了减少指令中的地址个数,采用的有效办法是( D )
A.寄存器寻址 B.立即寻址 C.变址寻址 D.隐地址
57.组合逻辑控制器与微程序控制器相比( B )
A.组合逻辑控制器的时序系统比较简单
B.微程序控制器的时序系统比较简单
C.两者的时序系统复杂程度相同
D.微程序控制器的硬件设计比较复杂
58.二进制补码定点小数1.101表示的十进制数是( C )
A.+1.625 B.-0.101 C.-0.375 D.-0.625
59. 一地址指令是指( C )
A.只能对单操作数进行加工处理
B.只能对双操作数进行加工处理
C.既能处理单操作数也能处理双操作数
D.必须隐含提供另一个操作数
60.一个节拍信号的宽度是指 C 。
A.指令周期;
B.机器周期;
C.时钟周期;
D.存储周期。
61.CPU响应中断请求( )
A.可在任一时钟周期结束时(一个时钟周期结束时 ) B.可在任一总线周期结束时
C.可在一条指令结束时(一条指令结束时 ) D.必须在一段程序结束时
CPU响应中断的时机是( C )
A.可在任一机器周期结束时 B.可在任一工作周期结束时
C.必须在一条指令执行完毕时 D.必须在执行完当前程序段时
.CPU响应DMA请求的时间是( C )
A.必须在一条指令执行完毕 B.必须在一个总线周期结束
C.可在任一时钟周期结束(DM时) D.在判明设有中断请求之后
62.在下列浮点数的表示中,属于规格化编码的是( A )
63.在下列磁盘数据记录方式中,不具有自同步能力的方式是( C )
A.FM(频率调制) B.PM (相位调制)
C.NRZl (不归零电平数字信号 ) D.MFM(最小脉冲编码)
64.寄存器堆栈初始化时堆栈指针SP的值为( A )
A.0 (从0起) B.1 C.栈顶地址 D.最大地址
在存储器堆栈结构中,在栈底为最大地址的堆栈操作中压栈是指( D )
A.先使SP减1,再将数据存入SP所指单元
B.先使SP加l,再将数据存入SP所指单元
C.先将数据存入SP所指单元,再将SP减l
D.先将数据存入SP所指单元,再将SP加1
在存储器堆栈结构中,堆栈指针SP的内容是( A )
A.栈顶单元地址 B.栈底单元地址
C.栈顶单元内容 D.栈底单元内容
65.比较硬连线控制器和微程序控制器,下列说法正确的是( A )
A.硬连线控制器结构简单规整 (硬简单) B.硬连线控制器执行速度慢
C.微程序控制器执行速度快 D.微程序控制器容易实现复杂指令控制
66.下列总线或接口中不属于串行方式的是( D )
A.PCI B.RS232 C.UART D.USB
67.控制DMA数据传送的是( A )
A.DMA控制器 B.CPU C.外设 D.主存
68.若地址总线为A15(高位)~A0(低位),若用4KB的存储芯片组成8KB存储器,则加在
各存储芯片上的地址线是( D )
A.A11~A0 B.A10~A0 C.A9~A0 D.A8~A0
69.中断屏蔽字的作用是( B )
A.暂停外设对主存的访问 B.暂停对某些中断的响应
C.暂停对一切中断的响应 D.暂停CPU对主存的访问
70.采用微序控制的主要目的是( B )
A.提高速度 B.简化控制器设计与结构
C.使功能很简单的控制器能降低成本 D.不再需要机器语言
71.采用异步控制的目的是( A )
A.提高执行速度 B.简化控制时序
C.降低控制器成本 D.支持微程序控制方式
72.外部设备接口是指( C )
A.CPU与系统总线之间的逻辑部件 B.系统总线与外部设备之间的逻辑部件
C.主存与外围设备之间的逻辑部件 D.运算器与外围设备之间的逻辑部件
73. 引入多道程序的目的在于(D)
A.空间浪费大、存储共享不易、存储保护容易、不能动态连接
B.空间浪费小、存储共享容易、存储保护不易、不能动态连接
C.空间浪费大、存储共享不易、存储保护容易、能动态连接
D.空间浪费小、存储共享容易、存储保护不易、能动态连接
解析:
引入多道程序的主要目的是提高计算机系统的资源利用率和系统的吞吐量。通过同时运行多个程序,可以减少计算机系统的空闲时间,充分利用计算机的处理能力和资源。
在多道程序环境下,多个程序可以共享存储空间,避免了资源的浪费。程序可以同时存在于内存中,并且可以访问共享的数据和代码,提高了存储的利用效率。
存储保护在多道程序环境中变得更加复杂。由于多个程序同时运行,必须确保它们不会相互干扰或访问其他程序的内存空间。存储保护的实现需要一些额外的机制和措施,以确保每个程序的数据和代码的安全性和隔离性。
多道程序环境还支持动态连接,即在程序运行过程中可以动态地加载和连接外部代码和库。这为程序的灵活性和可扩展性提供了便利,使得程序可以根据需要动态地调用和使用其他功能模块。
74.在CPU中,指令寄存器IR用来存放( A )
A.正在执行的指令 B.即将执行的指令
C.已执行的指令 D.指令地址
75.零地址指令可选的寻址方式是( C )
A.立即寻址 B.间接寻址 C.堆栈寻址 D.寄存器寻址
76.在磁盘数据记录方式中,用调频制记录数据“1”时,电流的变化方向是( C )
A.0次 B.1次 C.2次 D.无任何变化
77.为了实现输入输出操作,指令中( D )
A.必须指明外围设备的设备号
B.必须指明外围接口中寄存器的地址码
C.必须同时指明外围设备号与接口中寄存器的总线地址
D.对单独编址方式,可以指明设备号或端口地址;对统一编址方式,可以指明寄存器的总线地址
78.主设备通常指( D )
A.发送信息的设备 B.接收信息的设备
C.主要的设备 D.申请并获取总线控制权的设备
79.在微程序控制中,机器指令和微指令的关系是( B )
A.每一条机器指令由一条微指令来解释执行
B.每一条机器指令由一段微指令序列来解释执行
C.一段机器指令组成的工作程序,可由一条微指令来解释执行
D.一条微指令由若干条机器指令组成
在微程序控制中一条机器指令对应一个微程序,每一个微程序包含若干条微指令,每一条微指令对应一个或几个微操作命令。当计算机运行时,逐条执行微程序中的每一条微命令,就相应的完成了一条机器指令的全部操作。
80.在写磁盘过程中,适配器向主机发出DMA请求是在( B )
A.扇区缓冲器满时 B.扇区缓冲器空时
C.寻道完成时 D.启动磁盘时
81. 采用串行接口进行7位ASCII码传送,带有一位奇校验位、1位起始位和1位停止位,当波特率为9600波特时,字符传送速率为 (A)。
A.960 B.873 C.1371 D.480
82. 向量中断的向量地址是( D )
A.通过软件查询产生 B.由中断服务程序统一产生
C.由中断源硬件提供 D.由处理程序直接查表获得
83.向量中断是__C____。
A.外设提出中断;
B.由硬件形成中断服务程序入口地址;
C.由硬件形成向量地址,再由向量地址找到中断服务程序入口地址
D.以上都不对。
中断向量可提供(C)。
A. 被选中设备的地址 B. 传送数据的起始地址
C. 中断服务程序入口地址 D. 主程序的断点地址
中断向量是指早期的微机系统中将由硬件产生的中断标识码(中断源的识别标志,可用来形成相应的中断服务程序的入口地址或存放中断服务程序的首地址
84.在调相制记录方式中( C )
A.相邻位单元交界处必须变换磁化电流方向
B.相邻位单元交界处,电流方向不变
C.当相邻两位数值相同时,交界处变换电流方向
D.当相邻两位数值不同时,交界外变换电流方向
85. 下列设备中,适合通过DMA方式与主机进行信息交换的是( B )
A.键盘 B.电传输入机 C.针式打印机 D.磁盘
86.动态RAM的特点是( C )
A.工作中存储内容会产生变化
B.工作中需要动态地改变访存地址
C.每次读出后,需根据原存内容重写一次
D.每隔一定时间,需要根据原存内容重写一遍
87. 隐指令是指 D 。
A.操作数隐含在操作码中的指令;
B.在一个机器周期里完成全部操作的指令;
C.指令系统中已有的指令;
D.指令系统中没有的指令。
88.下列陈述正确的是(D)
A.在DMA周期内,CPU不能执行程序
B.中断发生时,CPU首先执行入栈指令将程序计数器内容保护起来
C.DMA传送方式中,DMA控制器每传送一个数据就窃取一个指令周期
D.输入输出操作的最终目的是要实现CPU与外设之间的数据传输
A:在DMA(直接内存访问)周期内,DMA控制器负责直接与外设进行数据传输,而不需要CPU的干预,因此CPU可以继续执行其他程序。
B:中断发生时,CPU首先会执行一系列与中断相关的操作,如保存当前执行的指令位置和状态等,然后跳转到中断服务程序。
C:DMA(直接内存访问)传送方式中,DMA控制器会窃取一些CPU的总线周期来传送一块数据,而不是每传送一个数据就窃取一个指令周期。这种方式可以减少CPU与DMA之间的通信开销,提高数据传输效率。
89. 下述说法中___B___是正确的。
A.EPROM是可改写的,因而也是随机存储器的一种;
B.EPROM是可改写的,但它不能用作为随机存储器用;
C.EPROM只能改写一次,故不能作为随机存储器用;
D.EPROM是可改写的,但它能用作为随机存储器用。
90.下列存储器中可在线改写的只读存储器是( B )
A.EEPROM B.EPROM C.ROM D.RAM
91 .将微程序存储在EPROM中的控制器是 A 控制器。
A.静态微程序;
B.毫微程序;
C.动态微程序;
D.微程序。
92.当用一个16位的二进制数表示浮点数时,下列方案中第___B__种最好。
A.阶码取4位(含阶符1位),尾数取12位(含数符1位);
B.阶码取5位(含阶符1位),尾数取11位(含数符1 位);
C.阶码取8位(含阶符1位),尾数取8位(含数符1位);
D.阶码取6位(含阶符1位),尾数取12位(含数符1位)。
阶码的位数决定了浮点数的指数范围,更多的位数可以表示更大范围的指数值。因此,选项C的8位阶码比其他选项的4位、5位和6位阶码提供了更广泛的指数范围。
尾数的位数决定了浮点数的精度,更多的位数可以提供更高的精度。尽管选项C的8位尾数相对于其他选项的12位和11位尾数来说更少,但考虑到总共只有16位的限制,分配更多位数给阶码可以提高指数范围,并且仍然提供了足够的位数来表示合理的尾数范围。
93.DMA方式__B____。
A.既然能用于高速外围设备的信息传送,也就能代替中断方式;
B.不能取代中断方式;
C.也能向CPU请求中断处理数据传送;
D.内无中断机制。
选项A :因为DMA方式并不能完全代替中断方式。虽然DMA方式可以减轻CPU的负担,提高数据传输效率,但仍然需要中断方式来通知CPU数据传输的开始和结束,以及处理可能的异常情况。
选项C:DMA方式并不是通过向CPU请求中断来处理数据传输,而是通过专门的DMA控制器直接控制数据的传输,而不需要CPU的干预。
选项D:DMA方式是一种在外围设备和内存之间进行数据传输的方式,虽然不需要CPU的直接参与,但CPU仍然会在必要时进行中断处理。
94.在中断周期中,由___D___将允许中断触发器置“0”。
A.关中断指令;
B.机器指令;
C.开中断指令;
D.中断隐指令。
95.在单总线结构的CPU中,连接在总线上的多个部件___B___。
A.某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据;
B.某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据;
C.可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据;
D.可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。
96.在间址周期中,___C___。
A.所有指令的间址操作都是相同的;
B.凡是存储器间接寻址的指令,它们的操作都是相同的;
C.对于存储器间接寻址或寄存器间接寻址的指令,它们的操作是不同的;
D.以上都不对。
97. 利用微型机制作了对输入数据进行采样处理的系统。在该系统中,每抽取一个输入数据就要中断 CPLH次,中断处理程序接受采 样的数据,将其放到主存的缓冲区内。该中断处理需时 x 秒,另一方面缓冲区内每存储 n 个数据,主程序就将其取出进行处理,这种 处理需时 y 秒。因此该系统可以跟踪到每秒()次的中断请求。
A. n/(n x x+y) B. n/(x+y)▪ n C. min(1/x, n/y)
98.打印机的分类方法很多,若按能否打印汉字来区分,可分为___C___。
A.并行式打印机和串行式打印机;
B.击打式打印机和非击打式打印机;
C.点阵式打印机和活字式打印机;
D.激光打印机和喷墨打印机。
99.存储单元是指(B )
A. 存放1个二进制信息位的存储元 B. 存放1个机器字的所有存储元集合
C. 存放1个字节的所有存储元集合 D. 存放2个字节的所有存储元集合
100.浮点数的表示范围和精度取决于( )
A. 阶码的位数和尾数的位数
B. 阶码采用的编码和尾数的位数
C. 数符与尾数小数点后第一位数字相异
D. 数符与尾数小数点后第一位数字相同
101.加法器采用先行进位的目的是(B )
A. 优化加法器的结构 B. 加速进位位的产生
C. 保证运算结果正确 D. 正确传递进位位
102._____不是发生中断请求的条件。 A
A. 一条指令执行完毕 B. 一次I/O操作完毕
C. 机器部发生故障 D. 一次DMA操作完毕
103.当采用______对设备进行编址情况下,不需要专门的I/O指令组。
A. 统一编址法 B. 单独编址法
C. 两者都是 D. 两者都不是
统一编址指从存储空间中划出地址给I/O端口,不需要专门的I/O指令组 。
104.一个8位的二进制整数,若采用补码表示,且由3个“1”和5个“0”组成,则最小值为(C )。
A.-127 B.-32
C.-125 D.-3
正数的补码与原码、反码相同,负数的补码等于其反码加1,且无论是反码还是补码,其最高位都只用来表示数的正负,显然负数比任何整数小,所以补码的最高位为1;由于补码和原码的关系,所求的最小数的补码应该最大,5个0和3个1组成的最大负数补码应该是 10000011,其原码为11111101,即-125。
(三)简答题
1. CPU如何区别指令还是数据。
2.已知x=-0.01111,y=+0.11001。求[x]补,[-x]补,[y]补,[-y]补。
解:
(2)设[X]补=1.0101,[Y]补=0.0010,求[X+Y]补和[X-Y]补之值。
[-Y]补 =1.1110 [X+Y]补=1.0111 [X-Y]补=1.0011
3. 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段,且这三个子过程执行时间相等都为T。假设某程序共有n=10000条指令,请计算指令顺序执行方式和指令流水执行方式这两种情况下的CPU执行该程序所需的时间。
答:
在指令顺序执行方式下,每条指令需要依次经过取指令、指令译码、执行指令三个子过程,且三个子过程的执行时间相等,都为T。因此,执行一条指令所需的时间为3T。
假设程序共有n=10000条指令,则在指令顺序执行方式下,执行该程序所需的总时间为: 总时间 = 每条指令执行时间 × 指令条数 = 3T × 10000 = 30000T
在指令流水执行方式下,当第N-2条指令在执行的时候应该对N-1条指令进行译码,当第N-1条指令在译码时,可以将第N条指令取出来,这样就缩短了每条指令的平均执行周期。 因此,执行一条指令所需的时间为T+2。
假设程序共有n=10000条指令,则在指令顺序执行方式下,执行该程序所需的总时间为: 总时间 = 每条指令执行时间 × 指令条数 = 10000+2 = (10002)T
4.今有以下六种常用的存储器: 寄存器组、主存、高速缓存cache、磁带存储器、硬磁盘(mo),请回答下列问题:
(1)按存储容量排出顺序(从小到大)
(2)按读写时间排出顺序(从快到慢)
5.某计算机系统的内存储器由cache和主存构成,cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内,CPU共访问内存4500次,其中只有340次访问了主存。问:
(1)cache的命中率是多少?(4分)
(2)CPU访问内存的平均时间是多少纳秒?(4分)
(3)cache主存系统的概率是多少
答:
(1)命中率=(4500-340)/4500=0.92
(2)平均时间Ta= 0.92×45+(1-0.92)×200=57.4ns
(3)cache主存系统的概率 =Tc/Ta=45/57.4=0.78
6.半导体DRAM和SRAM的主要差别是什么? 为什么DRAM芯片的地址一般要分两次接收?
答:
SRAM在不断电的前提下,其中的数据不会丢失;DRAM在不断电的前提下,其中的数据也会丢失;为了减少DRAM的地址引脚数
7.
8.
9.
10、微机A和B是采用不同主频的CPU芯片,片内逻辑电路完全相同。若A机的CPU主频为8MHz,B机为12MHz。则A机的CPU主振周期为多少μs?。如A机的平均指令执行速度为0.4MIPS,那么A机的平均指令周期为多少μs?B机的平均指令执行为多少MIPS?
答:
A机的主振周期为主频的倒数,即1/8=0.125μs;
A机的平均指令周期为平均指令执行速度的倒数,即1/0.4=2.5μs;
B机的平均指令执行12/(8/0.4))=0.6MIPS
(四)应用题
1.假设某计算机的指令长度为20位,具有双操作数、单操作数和无操作数三类指令,每个操作数地址规定用6位表示。若操作码字段固定为8位,现已设计出m条双操作数指令,n条无操作数指令。在此情况下,这台计算机最多可以设计出多少条单操作数指令?
对于单操作数指令,需要包括一个操作数和操作码。根据指令长度,剩下的位数为 20 - 6 - 8 = 6 位。
由于操作数地址用6位表示,可以表示的最大地址数量为 2^6 = 64 个地址。
因此,在剩下的6位中,可以用来表示操作数地址的数量为 2^6 - 1(其中一个地址用于表示无操作数)。而剩下的一个位可以用来表示指令类型(单操作数或无操作数)。
所以,这台计算机最多可以设计出 2^6 - 1 = 63 条单操作数指令。
2.
3.
4.
5.比较通道、DMA、中断三种基本I/O方式的异同点
答:
下面是通道、DMA和中断三种基本I/O方式的异同点的比较表格:
特性 通道 DMA 中断 I/O控制方式 由专门的I/O处理器控制 由DMA控制器控制 由CPU控制 数据传输速度 较慢(受限于I/O处理器性能) 快(直接内存访问) 较慢(中断处理时间) CPU参与程度 低 低 高 I/O设备管理 由通道控制器负责 由DMA控制器负责 由操作系统负责 数据传输方向 双向(输入和输出) 双向(输入和输出) 双向(输入和输出) I/O设备的种类 适用于高速设备和大容量设备 适用于大容量设备和大批量数据传输 适用于各种类型的I/O设备 中断处理方式 不会中断CPU的执行,由通道处理 不会中断CPU的执行,由DMA处理 中断CPU的执行,由中断服务程序处理 通道控制速度快,设备种类多。 DMA无需CPU,传输快速又安全。 中断中断CPU,处理程序要写好。通道、DMA和中断的特点:通道适用于多种设备且速度快,DMA无需CPU参与且传输速度快,中
6.设磁盘组有11个盘片,每片有两个记录面;存储区域内直径2.36英寸,外直径5.00英寸;道密度为1250TPI,内层位密度52400bpi,转速为2400rpm。问:(TPI表示每英寸磁道数,bpi表示每英寸位数)
(1)共有多少个存储面可用?
(2)共有多少柱面?
(3)每道存储了多少字节?盘组总存储容量是多少?
(4)数据传输率是多少?
(5)每扇区存储2KB数据,在寻址命令中如何表示磁盘地址?
(6)如果某文件长度超过了一个磁道的容量,应将它记录在同一个存储面上,还是记录在同一个柱面上?
7.CPU结构如图所示,其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。要求:
(1)标明图中a,b,c,d四个寄存器的名称。(2分)
(2)简述指令从主存取到控制器的数据通路。(1分)
(3)简述数据在运算器和主存之间进行存/取访问的数据通路。(2分)
(1)a:数据缓冲寄存器 DR b:指令寄存器 IR c: 主存地址寄存器 AR d:程序计数器 PC
(2)M——>IR——>控制器
(3)读:M ——>DR ——>ALU ——>AC 写:AC——> DR——> M
8.设某计算机的cache采用4路组相联映像,已知cache容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位。请回答:
(1) 主存地址多少位(按字节编址),各字段如何划分(各需多少位)?
(2) 设cache起始为空,CPU从主存单元0,1,…,100。依次读出101个字(主存一次读出一个字),并重复按此次序数读11次,问命中率为多少?若cache速度是主存的5倍,问采用cache与无cache比较速度提高多少倍?
答:
(1)主存地址位数:2MB=221B,即21位。
块内地址:每个字块8个字,即3位,每个字32位即4个字节,需2位地址。
块号:每组4路,需2位地址
组号:cache分成的组数为:16MB/(4*(8*32/8)B)=27。即需要7位组号
区号:7位
(2)第一轮全部不命中,以后10次全部命中,命中率=10/11=91%
设cache的读出时间为1,主存的读数时间为5,则:
速度可提高到:无cache时访问时间/有cache时访问时间=11*5/(10*1+1*5)=3.67 倍
9.设某流水线计算机有一个指令和数据合一的cache,已知cache的读/写时间为10ns,主存的读/写时间为100ns,取指的命中率为98%,数据的命中率为95%,在执行程序时,约有1/5指令需要存/取一个操作数,为简化起见,假设指令流水线在任何时候都不阻塞。问设置cache后,与无cache比较,计算机的运算速度可提高多少倍?。
答:
指令平均指令周期,有Cache时
[10×0.98+(10+100)×0.02]+0.2×[10×0.95+(10+100)×0.05]=15ns
无Cache时
100×1+100×1/5=120ns
∴速度是(1/15)÷(1/120)=8(倍)
10.一磁带机有9个磁道(8个磁道存储数据,1个磁道存储奇偶校验位),带长700m,带速2m/s,每个数据块1KB,块间间隔14mm。若数据传输率为128KB/s,试求:
(1) 记录位密度。
(2) 若带首尾各空2m,求此带最大有效存储容量。
答:
(1) 记录位密度。带速2m/s,传输率128KB/s,即2m的磁带含有128KB的容量,故磁带位密度= 128KB/2m=64B/mm, 一条磁道的位密度=64B/mm/8=64b/mm
(2) 若带首尾各空2m,求此带最大有效存储容量。
有效存储长度=700-2*2=696m
每个数据块长度=数据长度+块间隔=1KB/(64B/mm)+14mm=16mm+14mm=30mm
磁带最大存储容量=块数*每块容量=696m/30mm*1KB=23.2MB
10.一磁盘组共有11片,每个记录面上外道直径为14英寸,内道直径为10英寸,分203道。数据传输率为983040字节/秒,磁盘组转速为3600转/分。假定每个记录块记录1024字节,且系统可挂多达16台这样的磁盘,请设计适当的磁盘地址格式,并计算总存储容量。
答:
11.
12.