注：本文为 “隔离器件” 相关文章合辑。

图片清晰度限于原文图源原状。

未整理去重。

关于隔离器件，你需要知道的三件事

Cherry Zhou 2021-11-1
作者：Tan, Yuan

在系统设计中，各类隔离器是常见的探讨话题。本文将从以下三个方面展开介绍：

1. 隔离的必要性：探讨为何需要隔离。

2. 不同隔离技术的差异：分析主流隔离技术，如光隔、磁隔、容隔的区别及其背后原因，重点从绝缘材料、结构及数据传输方法进行阐述与对比。

3. 隔离器件选型参数：介绍隔离器件选型的主要参数、含义及注意事项，着重讲解爬电距离的含义。

为什么需要隔离？

答案是隔离与可靠保护有关。电隔离是一种电路设计技术，允许两个电路进行通信，可消除在它们之间流动的任何不需要的直流电。

隔离常用于：

• 保护操作人员和低压电路免受高电压影响。
• 防止通信子系统之间的地电位差。
• 改善抗噪性能。

图 1 隔离跨电介质隔离层阻止不需要的直流电和交流电

不同的隔离技术有什么不同？

绝缘技术三个要素是：绝缘材料、结构和数据传输方法。设计人员之所以引入隔离，是为了满足安全法规或者降低接地环路的噪声等。电流隔离确保数据传输不是通过电气连接或泄漏路径，从而避免安全风险。然而，隔离会带来延迟、功耗、成本和尺寸等方面的限制。数字隔离器的目标是在尽可能减小不利影响的同时满足安全要求。

我们先看看绝缘材料的影响：

表 1 常见绝缘材料

此表列举了常见的绝缘材料和对应的隔离能力（Vrms/um）。光耦器件对材料透光性的要求，使得多选用空气（Air）和环氧树脂（epoxies）作为隔离材料。聚酰亚胺（polymide）多为磁隔产品选用。而容隔器件则选用绝缘强度最优的二氧化硅（SiO2）材料。

隔离材料的选用会影响到器件的体积，如下是实拍对比图，对比了 TI 的容隔产品 ISO 系列和市面上常见的光耦隔离器件，可以看到容隔器件有明显的体积优势。

同时，相较于聚酰亚胺（polymide）, 二氧化硅（ SiO2）的可靠性不会因为在潮湿环境工作而受到影响。

我们再从电路结构来看，三种隔离方式的电路结构如下图：

图 3.1 光耦器件电路

图 3.2 磁隔器件电路

图 3.3 容隔器件电路

我们可以看到，数字隔离器使用变压器或电容将数据以磁性方式或容性方式耦合到隔离栅的另一端，光耦合器则是使用 LED 发出的光。这使得光耦方案的静态电流，数据传输延迟，CMTI 等性能都会较差。磁隔是通过变压器电流脉冲通过一个线圈，形成一个很小的局部磁场，从而在另一个线圈生成感应电流。电磁感应的原理使得磁隔产品在不佳的电磁工作环境中出现噪声干扰的可能性更大。而容隔产品是利用低电流电场将数据耦合到隔离栅的另一端，抗干扰性更强。

最后我们看看数据传输方式带来的影响。光耦合器使用 LED 发出的光将数据传输到隔离栅的另一端：LED 点亮时表示逻辑高电平，熄灭时表示逻辑低电平。当 LED 点亮时，光耦合器需要消耗电能；对于关注功耗的应用，光耦合器不是一个好的选择。

磁隔产品常用的数据传输方式，是将上升沿和下降沿编码为双脉冲或单脉冲，以驱动变压器。这些脉冲在副边解码为上升沿或下降沿。这种方法的功耗比光耦合器低 10 倍到 100 倍，因为不像光耦合器，无需连续提供电源给器件。这也解释了为什么磁隔产品的功耗和数据速率成线性关系。

TI 的容隔产品多采用 on-off keying (OOK) 调制方式，发送器发送一个高频信号代表一种数字状态，不发送信号代表另一种数字状态。经过信号调理后通过缓冲器发出。容隔器件的功耗基本不随传输数据速率的变化而改变。

图 4 容隔器件的概念框图

图 5 ON-OFF keying (OOK) 调制

有哪些隔离选型参数？

这里列举了大家常在数据手册中看到的参数，做了解释。更详细的参数含义可以参考这个链接：http://www.ti.com/lit/pdf/slyy063

表 2 隔离器件选型常见参数

这里不一一展开，我们来重点看一下 creepage，clearance 和 DIT (Distance Through Insulation）这三个容易混淆的距离参数的含义。如下图所示，clearance 是两侧引脚通过空气的最短距离，creepage 是两侧引脚通过隔离材料表面的最短距离，DTI 是通过导电体之间的隔离填充材料的最短距离。可以说，DIT 指的是内部距离，creepage 和 clearance 指的是外部距离。

图 6 clearance, creepage, DTI 示意图（依次）

需要提醒的是，数据手册的爬电距离参数的对象芯片，如果系统中有更短通路，那么这个更短距离才是这个电路的隔离爬电距离。这里举个例子，下图将两颗超宽封装 ISO7841DWW（creepage 是 14mm）串联工作，是否可以理解成该电路的爬电距离是 28mm 呢？答案是不可以。这是因为电路中除了数据传输通路还存在一个通路，即隔离电源电路。VCC1 和 Viso2 之间的爬电距离可能比 D1 和 Diso2 之间的爬电距离更短，而更短的距离值决定了电路的爬电距离值。

图 7 爬电距离电路示例

如何保证隔离耐压的稳定性和安全性？

保证隔离电源模块不被击穿，我们就要计算爬电距离。两个导电部件之间，或一个导电部件与设备及易接触表面之间沿绝缘材料表面测量的最短空间距离沿绝缘表面放电的距离即泄漏距离也称爬电距离，爬电距离 = 表面距离 / 系统最高电压，根据污秽程度不同会有差异。

图 2 爬电距离示意图

在 IEC60950、GB4943.1-2011 标准中，规定了不同电压等级需要的最小安全距离，而安全距离又包括电气间距和爬电距离两种。对于开关电源主要需要保证最小安全距离的地方有以下两个方面：

• 一次侧电路对外壳 (保护地) 的安全距离

• 一次侧电路对二次侧电路之间的安全距离

有哪些隔离器件选型参数？

步骤 1：了解您的隔离规范要求

第一步是了解系统的隔离规范要求。尽管有时似乎存在无穷无尽的需求，但在选型初期，工程师们可以从一些关键的因素开始考量。

• 隔离耐压（VISO）：基本隔离和≤3,000 VRMS 是否足以满足您的设计要求？或者设计要求需要≥5,000 VRMS？本规范通常由系统的法规要求设置，代表隔离器可坚持至少 60 秒不被电压击穿。
• 工作电压（VIOWM）：隔离栅在产品使用寿命内需要承受的恒定电压是多少？
• 浪涌隔离等级（VIOSM）：是否需要增强隔离？需要一个能够承受 > 10 kV 浪涌脉冲的隔离器。
• 爬电距离 / 电气间隙：4 毫米封装的爬电距离 / 电气间隙是否足够，或者您的系统标准要求 8 毫米或更高的规格？
• 共模瞬变抗扰度（CMTI）：隔离器是否可用于诸如电机驱动或太阳能逆变器等嘈杂的环境中（在这些环境中数据完整性至关重要，任何位错误都可能导致危险的短路事件）？如果如此，那么高 CMTI 额定值对于您的数字隔离器至关重要。
• 能耗：整体系统功耗是否对您的应用是至关重要的规格（例如，4 至 20 mA 回路供电或电池供电的系统）？
• 数据速率：您的通信接口需要什么数据速率？您正在运行低速 UART 速度还是高速≥100-Mbps 数据协议？

步骤 2：选择合适的封装

缩小数字隔离器规格要求后，下一步需要考虑不同的封装选择。封装在隔离方面可能会产生很大的差异，因为封装尺寸和特性直接影响设备的高电压性能。选择正确的封装时，上述讨论的某些相同的高电压要求（爬电距离、电气间隙、工作电压、浪涌电压、隔离耐压）可能会起作用。具有较大爬电距离和电气间隙的较大封装将允许使用更高的隔离电压规格。如果使用较小的封装选项可以同时满足您的系统法规要求，则可考虑使用此选项来帮助节省电路板空间和成本。此外，需考虑您的通信接口需要多少个隔离通道，因为较高的通道数量将决定可使用哪种封装类型。

步骤 3：确定通道数和配置

确定好规格、要求和封装之后，仅需考虑其他几个选项。首先，确定您的信号需要多少个隔离通道以及每个信号的发送方向。这将有助于确定所需的通道数量和通道配置。接下来，考虑您偏好设计的默认输出状态（或故障安全状态）。这确定了当数字隔离器的输入通道未上电或引脚悬空时，输出管脚将处于哪种预定义状态（高电平或低电平）。选项可能同时适用于默认的高输出和低输出。

隔离器件与电机控制二三事

原创 李宁远 电子发烧友网 2022 年 03 月 23 日 07:02

电子发烧友网报道（文 / 李宁远）在环境严苛的工业场景中，电机驱控与隔离是密不可分的。在一个电机系统中，往往包含着各式各样的隔离器件，隔离 ADC、隔离栅极驱动、隔离 SPI 等等。虽然引入隔离不可避免地会带来功耗、延迟、成本和尺寸上的限制，但随着隔离技术的革新以及电机驱控系统向着更高开关频率、更小死区时间方向发展，工业电机对可靠性的要求越来越高，需要越来越多的保护功能。现在的电机系统要求隔离器件能够抵御高压瞬变，防止数据受扰，还能消除高压瞬变对隔离器寿命的影响。

光耦落于下风？

基于光耦的隔离是用于电机驱控最传统的办法，一度是电机系统最典型的隔离解决方案。光电耦合采用物理手段使高压电路系统与邻近的低压系统分离，从而隔离无用信号。光耦的内部绝缘层很厚，可以承受高压，这是光耦一直很突出的性能。但光耦的缺点同样明显，那就是需要使用发光二极管。

其光强度，不可避免地会随着时间推移和温度变化而降低，导致时序性随时间与温度漂移。这不仅会影响性能，也会使器件的设计极度复杂化。另一方面，基于光耦的隔离在保持良好的 CMTI 和拓展上时常陷入两难境地。如果要克服数据速率受限的问题，就必须在光耦的寄生电容上下手，但如此一来功耗一定会升高，而且会大大降低光耦的共模瞬变抗扰度。

即便是 Broadcom 这种在光耦技术上遥遥领先的厂商，在数字隔离器上也会选择磁耦来做。基于光耦的隔离器，Broadcom 领先的共模瞬变抗扰度行业指标在 50 kV/µs，这已经属于光耦技术下很高的 CMTI。在 CMTI 不如磁耦和容耦的情况下，光耦隔离必须另辟蹊径来止住颓势。有些光耦采用独特的扩散结制造，以低驱动电流提供快前沿和降落时间，用于提高电路回路隔离上的共模抑制。

（图源：Broadcom）

由于光耦在高压工业控制环境上有厚绝缘层的耐压优势，虽然基于该技术的隔离已逐渐落于下风，但在电机控制信号频率较高的高压场景还是有着稳定的应用（低于 16 kHz 的电机控制信号频率会对光耦产生极大干扰）。

全面发展的容耦欠缺什么

作为替代光耦的方案，容耦和磁耦有很多相似之处，但又没有磁耦那么突出，处于不温不火的位置上。作为三种技术中内部绝缘厚度最小的技术，基于二氧化硅的容耦比基于聚酰亚胺的磁耦厚度小了接近 10µm。

在恶劣的电机应用环境中，对于扰乱电机控制的电压瞬变，我们不能只看隔离器件的 CMTI 典型值，应该看其最小的 CMTI。光耦的最小 CMTI 在 10 kV/µs 左右，容耦的最小 CMTI 在 60 kV/µs 左右，磁耦在 75kV/µs 左右。容耦在抗扰度和传输速率上并没有落下磁耦多少，但是在浪涌保护上却力有不逮。

电机控制应用中可能出现高压瞬变或浪涌，这类浪涌的峰值可能超过 10000 V，而上升时间仅有 1.2 μs。光耦是通过极厚的内部绝缘层来实现高压浪涌保护的，对于采用二氧化硅的容耦隔离器件，为使内部应力不致引起裂缝，可制成的绝缘厚度是有限制的。它又无法像磁耦用聚酰亚胺在有限的厚度下做到极致的鲁棒性，因此这意味着容耦的浪涌保护能力会比较有限。

改善延迟时序的磁耦应用

基于磁耦的隔离 CMTI 性能明显是优于光耦的，这一类隔离基于标准的 CMOS 技术，在功耗和速度上也有不小的提升。功耗和 CMTI 是大家选择隔离器件时最先关注的指标，当然这是很重要的，但是常常被忽视的还有一个性能，那就是隔离器件的传输延迟。

作为衡量驱动信号跨过隔离栅的指标，传输延迟会根据隔离技术的不同呈现很大的差异。传输延迟是电机控制系统中极为重要的特性，更小的传输延迟能减少栅极驱动设计的限制，尤其在时序裕量上给予了系统更多灵活性。

基于光耦和磁耦的栅极驱动延迟对比如下图，数据取自一流隔离栅极驱动器的最大延迟。

不难看出磁耦能够更快速地传输到隔离栅另一端。而且电机另一个极为重要的设置 —— 死区时间，同样会受到传输延迟的影响。MOSFET/IGBT 的开关延迟是影响电机死区时间长度的不和隔离传输延迟相关的因素，剩下的都会受到传输延迟失配影响。

在越来越高功率的电机应用中，电机阻抗变低，如果传输延迟和偏差无法控制得很小，那么电机电流失真扭矩纹波增加会对电机造成极为不利的影响。在高 CMTI 之外，隔离器件通过改善传输延迟，赋予了电机应用更灵活更可靠的设计。

小结

工业电机驱控的发展向着更高的开关频率，更小的死区时间，更快的开关速度发展，同时对可靠性要求更高，需要越来越多的保护功能。在注重隔离器件抗扰度和功耗的同时，应当多关注隔离器件在延迟缩短，死区时间缩短上的性能，这对于增强系统可靠性与安全性同样重要。

器件隔离（Device Isolation）

苏州硅时代 微纳研究院 2023 年 08 月 02 日 14:48 江苏

集成电路制造需要某种隔离工艺将单个器件隔离开来。因为半导体集成电路是在同一块半导体硅片上，通过平面工艺技术制造许多元件和器件（如电阻、电容、二极管、三极管等），并按需要将它们连接在一起，形成具有一定功能的电路。这些元件和器件所处的电位不同，相互之间必须绝缘隔离，否则半导体本身的电导将这些元件相互连通，就不可能在一个单晶片上制作集成电路。为此，必须设法使它们在电性能方面隔离开来，这就是隔离工艺所要达到的目的。衡量隔离工艺模块的指标有：密度、工艺复杂度、成品率、平坦化程度和寄生效应。在这些指标间存在着折中。常用的器件隔离方法有 PN 结隔离、LOCOS 隔离、沟槽隔离。

PN 结隔离

pn 结隔离是集成电路生产中比较常用的方法，特别是在一些无特殊要求的小规模集成电路中。它是利用 pn 结反向偏置时呈高电阻性，来达到各元件互相绝缘隔离的目的。实现隔离有多种方法，但用得最多的还是一次外延、二次扩散 pn 结隔离工艺，简称标准 pn 结隔离或 pn 结隔离。

为了实现 pn 结隔离，衬底材料必须选用 p 型单晶，以便和 n 型外延层之间形成 pn 结。这一 pn 结击穿电压的大小主要取决于衬底电阻率的高低。从提高击穿电压和减小隔离结寄生电容考虑，衬底的电阻率高一点好。但选得过高，在长时间的隔离扩散中，会增加外延层向衬底的推移，使隔离时间加长。同时高阻的单晶较贵，因此电阻率不能取得太高，在一般电路中为 8 到 13 欧姆厘米。为了得到平坦均匀的扩散结面，还应选用＜111＞ 晶向的硅单晶。厚度一般为 300 到 350 微米，应选用位错密度较低（一般应小于 3000 个 / 平方厘米），有害杂质少的硅单晶片。

图 1 ：PN 结隔离工艺

LOCOS 隔离

传统的硅局部氧化 (Local Oxidation of Sillicon, LOCOS) 隔离技术是利用光刻刻蚀技术在硅基板上的氮化硅上开出氧化窗口，利用氮化硅的掩模作用在大约 1000 摄氏度的高温下对没有氮化硅覆盖的场区进行氧化。氧化后氧化层表面将高出硅基板表面，高度大约是氧化膜厚度的 55%，形成一定程度的不平坦表面，给后续工艺带来不利影响。再者，氧化生长时，横向的氧化生长将向器件的有源区延伸，形成所谓的 “鸟嘴” 现象。“鸟嘴” 的出现，不但占据了一定的有源区面积，而且在极小尺寸下，使得漏电流问题越来越突出，极大地影响到器件的性能。

沟槽隔离

沟槽 (Shallow Trench Isolation, STI) 隔离技术起源于 80 年代，由于它的高成本和工艺的不成熟性，直到最近一两年才被人们所接受。该工艺是一种完全平坦的、完全无 “鸟嘴” 现象的新型隔离技术。其工艺流程如图所示，隔离技术完全回避了高温工艺；严格保证器件有源区的面积；硅基板表面与隔离介质表面完全在同一平面上；改善了最小隔离间隔和结电容。同时，低温工艺也可以潜在地增加产量，降低成本。这些优点使得 STI 隔离成为深亚微米时代器件不可或缺的隔离技术。STI 隔离主要适应极小尺 寸器件对极小特征尺寸、器件可靠性的要求。在 极小尺寸下，要求场区和有源区的面积非常小；同时，对器件的漏电流也极为敏感。STI 隔离工艺 主要有以下各关键工艺：氧化和氮化硅生长、沟壑光刻刻蚀、HDP High Density Plasma，高密度等离子体）二氧化硅生长、二氧化硅 CMP Chemical Mechanical Planarization)、氮化硅去除等工艺步骤。

一文了解隔离芯片

原创 YJ 懂点技术的采购 YJ 2024 年 03 月 19 日 07:30 * 广东 *

一、隔离芯片的作用

1）安全防护：提升高压电路的安全性，保护电子控制设备和操作人员安全；

2）信息传输：在具有相对较高的电位差的子电路系统之间进行有效通信， 即保障强电电路和弱电电路之间信号传输的安全性；

3）抗干扰：去除两个电路之间的接地环路，阻断共模、浪涌等干扰信号的传播，防止电气噪声破坏敏感信号，提升电磁兼容性。

二、会用到隔离芯片的场景

1）高电压（强电）和低电压（弱电）之间信号传输。

2）涉及 AC-DC 或中高电压 DC-DC 电源转换的设备。

三、隔离芯片性能评价指标

1）信号传输速率 & 时延：传输速率数值越大则覆盖的应用越广；传输时延数值越小越好。

2）CMTI（共模瞬态抗干扰能力）：在隔离系统中隔离两端由于经常发生高压共模信号跳变，可能造成隔离器件的信号传输误码，CMTI 将直接影响系统的稳定性；该指标越大则抗干扰能力越强。

3）ESD 防护：由于静电会对电子系统造成严重危害，可以在不经意间将电子器件击穿，而隔离器件往往处于系统的接口处或导电的关键路径，因此 ESD 防护（静电防护） 能力也成为衡量隔离性能的核心指标之一，该指标越大越好。

4）隔离耐压：是美国 UL 安全试验（美国最权威的安全试验和鉴定的机构）所进行安规试验的主要认证项目之一，该指标是对隔离器件的整体耐压性能的衡量；数值越大越好。

5）浪涌抗扰度：由于在电力系统开关瞬间或雷击发生的瞬间产生的电压将远远超过工作电压，需要有隔离器件抵御高电压传输时产生的浪涌，因此浪涌抗扰度也是核心指标之一；数值越高，越不容易被雷击损坏。

四、隔离芯片的技术路线

根据生产工艺、 电气结构和信号传输原理不同，隔离可以通过光学、电感或电容耦合技术实现。

根据实现原理不同，隔离器件可以分为光电耦合隔离器（简称 “光耦”）和数字隔离芯片两种，其中数字隔离基于 CMOS 工艺为电子系统中数字和模拟信号的传递提供电阻隔离特性，根据耦合元件不同又分为磁感耦合隔离芯片（简称 “磁耦”）、电容耦合隔离芯片（简称 “容耦”）和巨磁阻隔离（应用很少）等类型。

五、三种技术路线代表产商

1）光耦隔离：国外代表厂商包括安华高（被博通收购）、飞兆（被安森美收购）、东芝、瑞萨等美日厂商；中国台湾厂商包括光宝科技、亿光电子和今台电子，中国大陆厂商包括奥伦德、华润微、优达光等，目前台系与大陆光耦厂商仍以中低端产品为主，下游以消费类为主。

2）磁偶隔离：ADI 推出，代表厂商包括 ADI、英飞凌。

3）容偶隔离：Silicon Labs 于 2009 年业内首发，国外代表厂商包括 Silicon Labs、TI。目前国内数字隔离芯片厂商均选择容耦隔离技术，典型公司包括纳芯微、川土微、荣湃、思瑞浦等。

数字隔离器原理与应用

鼎芯无限 2024 年 08 月 07 日 15:43 广东

在电子元件领域，很少有创新能像数字隔离器那样产生如此深远影响，这些专用组件彻底改变了数字电路内信号传输和保护的方式，显著提高了各行业电子设备的性能和可靠性。让我们深入了解下数字隔离器的基本原理、探索其重要性及其应用吧！

1 数字隔离器工作原理

数字隔离器系列产品采用全差分隔离电容技术。由 SiO2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏障，并提供可靠的高频信号传输路径。为保证稳定的数据传输质量，引入开关键控 (OOK) 调制解调技术。图 1 为一款数字电容隔离器（DCI）的内部功能示意图。该隔离器输入分为两个差分信号路径：上半部分为低速通道 ——DC - 通道，下半部分为高速通道 ——AC - 通道。AC - 通道传输介于 100 kbps 和 100 Mbps 之间的信号，而 DC - 通道则涵盖了从 100kbps 以下的范围。

图 1 数字电容隔离器示意图

图 2 左侧显示了一个单通道、电容隔离器的内部简化结构图。从内部来看，隔离器由两个部分组成：发送器和接收机。实际隔离层由接收机芯片上的高压电容器提供。由于 AC - 通道和 DC - 通道均使用同一种差分信号技术抑制数据传输期间的高噪声，因此必需要有 4 个隔离电容器来形成一条单隔离数据通道。

图 2 单通道电容隔离器的内部结构

图 2 右侧为一个高压电容器的横截面示意图。从发送器芯片出来的接合线连接到接收机端电容器铝顶板，底板（也为铝质）连接到接收机逻辑。板之间是夹层电介质，其为 16-μm 厚的 SiO2。使用 SiO2 作为夹层电介质有两个好处：一、使用常规半导体制造技术就可以处理 SiO2，从而大大降低了生产成本；二、它是具有最小老化效应且最稳定的隔离材料之一，因此电容隔离器的预计寿命远远超过其他技术。

2 隔离器使用寿命

隔离器的使用寿命主要取决于所用材料及其厚度。由于制造带来的杂质和不完整性缺陷，电介质会随时间而退化，这种退化会由于电介质上施加的电场及其温度的上升而加快。其中预计使用寿命是基于 TDDB E 电介质击穿模型来确定。

实际上，周围温度维持在 150℃时，TDDB 由隔离器的施加应力电压决定（请参见图 3）。测试之初便激活一个计时器，其在隔离器电流超出 1mA 时停止，表明电介质击穿。记录每个测试电压的故障时间，并根据理论 E 模型曲线进行绘图。

图 3 TDDB 测试方法

图 4 E 模型曲线

下图所示的 TDDB 曲线表明，电容隔离器的测试数据完全匹配 E 模型预测，从而得出在 2000Vrms 工作电压下 20 年的预计使用寿命。

图 5 隔离器的预计使用寿命曲线图

若要达到 10 到 30 年的工业预计使用寿命，目前使用 SiO2 电介质的电容隔离器是实现这个目标唯一可行的解决方案。

3 数字隔离器抗扰度 ——CMTI

CMTI 即 Common Mode Transient Immunity。CMT 共模瞬变抗扰度，是指对施加在隔离电路中的高速瞬变共模电压上升时（或下降）容许的速率 dv/dt，通常以 KV/us 表示。上升斜率越快引起的干扰冲击就越大，衡量隔离器件在共模瞬变时依然能够正常传输信号的能力。如图六所示，为数字隔离器 CMTI 测试模型框图。

图六: CMTI 测试模型

在电机驱动等典型应用中，使用 PWM 脉宽控制栅极驱动 MOSFET 进而驱动电机。MOS FET 等功率器件往往工作在硬开关状态下，若使用普通的硅 MOSFET，产生的电压跳变 (dV/dt) 干扰通常在 40kV/ μs 以内，大多数的隔离产品 CMTI 都可以满足该需求。而同样参数的碳化硅 / 氮化镓器件，开关速度更快，特别是下降沿时会更加恶劣，如下是模拟 CMTI 下降沿测试电路：

图七：CMTI 下降沿测试电路

在使用碳化硅 MOS FET 时，所产生共模干扰的最大下降斜率会达到 200kV/μs，因此要求隔离产品具备 200kV/μs 以上 CMTI 能力。

图八：CMTI 下降沿测试波形

如果隔离产品的 CMTI 能力不够，dV/dt 干扰会对低压侧控制信号造成很大的影响。一旦产生误脉冲，严重情况下会导致桥臂直通，引发短路，造成严重的产品失效事故。随着新能源的普及，越来越多的场景使用碳化硅 / 氮化镓器件，提高隔离产品的 CMTI 能力迫在眉睫。

4 数字隔离器设计建议

为了保持隔离等级，隔离器件下方的空间应避免布线、过孔和平面。如果某应用不需要高压保护，仅需要接地隔离或比数字隔离器更低的隔离等级，则隔离器件下方可以出现布线、过孔或平面，但要注意符合爬电距离 / 电气间隙要求，也可使用凹槽和切口来增加爬电距离。下图是某款数字隔离器的示例布局示意图：

总结

总体来说，隔离器就是用于隔离电路之间的信号干扰，提高系统的稳定性和安全性。光耦过去是用来隔离电路的，然而，随着 CMOS 技术的进步，数字隔离器已成为隔离的首选技术。

via:

• 关于隔离器件，你需要知道的三件事 - 模拟 - 技术文章 - E2E™ 设计支持
  https://e2echina.ti.com/blogs_/b/analogwire/posts/53409

• 隔离那些事 原创 硬件工程师 硬件工程师 2023年03月20日 11:00 广东
  https://mp.weixin.qq.com/s/DEXwngPg2D_-jZ4Ea7TagA

• 隔离器件与电机控制二三事
  https://mp.weixin.qq.com/s/hSevIWkEeIRvu17L6821BA

• 【微纳加工】器件隔离（Device Isolation）
  https://mp.weixin.qq.com/s/r7XYSnCUgl7b8daxkRJaBw

• 基本隔离 vs 增强隔离，到底有什么区别？
  https://mp.weixin.qq.com/s/QmWn1Zmy5_gX8X4TPYRv2w

• 一文了解隔离芯片
  https://mp.weixin.qq.com/s/QppYH8GA3Zhp7V8jeYHc3w

• 简述数字隔离器原理与应用
  https://mp.weixin.qq.com/s/8osGOUPf5thyLdGuSBnwJw