需要说明的是，在import电阻的时候需要注意CDL网表中对电阻的描述开头是R还是X，如果是R，那么spiceIn会默认为该器件是二端的电阻器件，而把第三个单词认为是subtype的名字，到工艺库去找该名字的cell是肯定找不到的。比如三端的电阻器件，就会把bulk的连接线名当成cellname。

正确的做法应该是device to map选择phyres，CDL中电阻instance name必须是X开头，同时CDL中添加.SUBCKT res_cellname PLUS MINUS BULK .ENDS这样的黑盒描述，直接把电阻当成一个subckt。