Bootstrap

一步一步开始FPGA逻辑设计 - 工具使用和项目管理篇

好几天不写了,今天讲述的工具的使用和项目管理,主要记录了我在Xilinx的开发工具流ISE套件和仿真工具Modelsim上的一些使用方法和习惯,以及我的一些项目管理习惯,供参考。

工作流

关于ISE套件工具的使用,这里也推荐何宾老师徐文波老师的书,都有很详细的介绍。
网上教程也很多,搜索一下就有,特权同学的文章就很好,下面列举一些。
Xilinx ISE14.2新手入门
Xilinx FPGA入门连载7:新建工程
这些资源都很好,我就不多做工作了。

项目管理

一个FPGA项目的管理,也就是文件夹的结构,我觉得在ISE工具链下面还是蛮重要的,Vivado下面一句不是那么必要了。
那么在ISE下面,我通常习惯这么做,这种做法也已经在我的实验室推广,形成规范了,实践证明,是比较实用的一种方法。
工程目录结构
下面一项一项说明一下:
dbg:一些调试信息,调试记录,调试结果
doc:文档
hdl:所有硬件描述语言描述的模块,下面再按照模块和层次分
imp:实现文件,约束啊这列
ip:ip核文件
ip_debug:调试用ip核文件
manufacture:生产文件,烧写文件等
prj:工程文件
sim:仿真目录,下面有细分了仿真数据,仿真功能函数,仿真模型,测试平台等
soc:片上处理器,下面细分了硬件部分和软件部分

以上。

;