目录
本文为Aurora 8B/10B时钟和复位的描述
1. Clock and Reset Interface
本节介绍上电和复位时序
首先是时钟和复位接口
| Signal | Direction | Width(bits) | Description |
|---|---|---|---|
| pll_not_locked | input | 1 | user_clk未锁定标志 |
| user_clk_out | output | 1 | 来源于GT产生的时钟tx_out_clk，再经过BUFG得到，为Aurora核除去GT之外的时钟。该时钟为8B/10B编码前的串行时钟，该时钟频率为0.8×lane速率÷lane位宽（bits），lane速率可由IP核指定。 注意核AXI_S接口要在该时钟域下 |
| sync_clk | input | 1 | 与user_clk完全相同 |
| gt_refclk1 | input | 1 | 经过IBUFDS_G |