来源：https://ches.iacr.org/2024/acceptedpapers.php
时间截止：2024.6.29, 2004年应该还有issue3和issue4
简要分类：

TCHES 2024, issue 1

1. Gadget-based Masking of Streamlined NTRU Prime Decapsulation in Hardware

Georg Land, Adrian Marotzke, Jan Richter-Brockmann, Tim Güneysu
Ruhr-University Bochum; Hamburg University of Technology; NXP; DFKI GmbH

问题与挑战

• 侧信道攻击: 文章针对的是在处理秘密数据时，设备可能遭受的侧信道攻击，例如功耗分析等，这些攻击能够泄露关键信息。
• 后量子密码学（PQC）的硬件实现: PQC方案虽然在理论上经过了大量研究，但在硬件上实现时，如何有效防护侧信道攻击仍然是一个挑战。

主要工作

• Streamlined NTRU Prime的硬件实现: 文章实现了基于Streamlined NTRU Prime的密钥封装机制（KEM）的硬件解密过程。
• 掩蔽技术的应用: 将掩蔽技术应用于PQC方案的硬件实现中，以提高对侧信道攻击的防护能力。

创新点

• 门级掩蔽（Gadget-based Masking）: 首次将门级掩蔽技术应用于PQC方案，通过替换每个逻辑门为安全构件，增强了安全性。
• 任意掩蔽阶数的支持: 设计可以灵活配置以适应任意掩蔽阶数，提供了对抗更高级攻击的能力。
• 硬件平台的实现: 在FPGA和ASIC上实现了该方案，并考虑了实际的面积、随机性需求和延迟。

主要贡献

• 首次提出: 首次提出并实现了Streamlined NTRU Prime的门级掩蔽硬件。
• 安全性验证: 通过形式化验证和TVLA实践测量，验证了实现的侧信道安全性。
• 开源实现: 提供了公开的源代码，增加了研究的透明度和可复现性。
• 对NIST标准化算法的分析: 分析了掩蔽方法对于Kyber和Dilithium等NIST标准化算法的适用性。
• 综合性能评估: 对实现的硬件在资源消耗、性能和安全性方面进行了全面的评估。
  文章通过这些工作，不仅提升了Streamlined NTRU Prime方案的安全性，也为PQC方案的硬件实现提供了新的防护策略和技术路径。

2. A Tale of Snakes and Horses: Amplifying Correlation Power Analysis on Quadratic Maps

Anna Guinet, Georg Land, Ioan Gabriel Bucur, Tim Güneysu
Ruhr University Bochum; Radboud University

问题与挑战

• 针对基于排列的对称密码构造和具有二次映射的S盒，研究了两种相关功率分析（CPA）变体的成功概率，目的是检索多个秘密比特。

主要工作

• 专注于Xoodoo和Keccak-p排列中使用的非线性映射χ，这是一个与Ascon的非线性映射仿射等价的映射。
• 考虑了三比特和五比特S盒，并基于一轮后寄存器单元的功耗差异建立了泄露模型。

创新点

• 提出了一种新的组合相关功率分析（combined CPA），或称为Snake攻击，使用二次映射密码分析来提高攻击效果，减少所需的跟踪数量和计算复杂性。
• 对于Snake攻击，使用相关系数的绝对值或平方值之和来确定最有可能的猜测。

主要贡献

• 展示了Snake攻击在恢复秘密方面的效率，相比于CPA，可以在更少的中间结果中恢复秘密。
• 通过硬件设置收集的功耗测量数据来证明对Xoodoo和Keccak-p的实际攻击成功概率。
• 通过Henery模型解释了成功概率，该模型最初用于赛马的概率模型。

3. 1LUTSensor: Detecting FPGA Voltage Fluctuations using LookUp Tables

Darshana Jayasinghe, Brian Udugama, Sri Parameswaran
University of Sydney; University of New South Wales

问题与挑战

• 远程功率分析（RPA）攻击利用通过延迟传感器或片上电压传感器检测到的瞬态电压波动来从加密电路中泄露秘密密钥。

主要工作

• 提出了一种新型的片上电压传感器1LUTSensor，它使用FPGA查找表（LUT）结构来推断电压波动。

创新点

• 1LUTSensor利用LUT多路复用器创建运行时可调的延迟线来检测电压波动，并且使用专用路径（FPGA LUT中制造的信号连接）形成延迟线。
• 1LUTSensor仅使用单个LUT和单个触发器来感知电压波动，并且使用单个抽头延迟元素进行校准。

主要贡献

• 与现有技术相比，1LUTSensor是迄今为止提出的最小和最快的片上电压传感器。
• 1LUTSensor可以在600MHz的频率下运行，并且可以在10万个跟踪内提取AES电路的完整密钥。
• 通过RPA攻击评估了1LUTSensor的有效性，并展示了其在不同操作条件下的性能。

4. Fast and Clean: Auditable high-performance assembly via constraint solving

Amin Abdulrahman, Hanno Becker, Matthias J. Kannwischer, Fabien Klein
Ruhr University Bochum; Max Planck Institute for Security and Privacy; Amazon Web Services; Chelpis; Arm Ltd.

问题与挑战

• 手写汇编的局限性：手写汇编虽然可以提供对指令选择、指令调度和寄存器分配的完全控制，从而实现高性能，但其开发耗时且难以审查和维护。
• 编译器的局限：编译器虽然可以快速开发，提供干净、可移植的代码，但性能通常不如手写汇编，因为编译器无法在有限时间内解决所有复杂任务。
• 软件优化的权衡：软件优化涉及多个方面的权衡，包括性能、代码大小、内存使用以及可读性、可维护性和可验证性。

主要工作

• 文章提出了一个名为 SLOTHY（Super (Lazy) Optimization of Tricky Handwritten assemblY）的框架，用于自动化汇编级别的优化，包括指令调度、寄存器分配和循环优化（软件流水线化）。
• SLOTHY 允许开发者专注于算法和指令选择，同时自动寻找最优的指令调度和寄存器分配策略。
• 展示了 SLOTHY 在 Cortex-M55、Cortex-M85、Cortex-A55 和 Cortex-A72 微架构上的实例化，实现了 Armv8.1-M+Helium 和 AArch64+Neon 架构。

创新点

• 自动化优化：SLOTHY 自动化了手写汇编中的多个复杂任务，使得开发者可以专注于更高级别的代码逻辑。
• 约束求解：使用约束求解技术来表达寄存器分配、指令调度和软件流水线化的同时优化问题。
• 架构无关性：SLOTHY 的方法论是独立于具体架构的，这使得它可以应用于多种不同的微架构。

主要贡献

1. 提出了 SLOTHY 框架，一个针对汇编代码的自动化优化方法，它将指令调度、寄存器分配和软件流水线化作为约束满足问题来建模。
2. 开发了 SLOTHY 的多个架构实例，包括 Armv8.1-M+Helium 和 AArch64+Neon 架构。
3. 提供了一个基于 Google OR-Tools 的 CP-SAT 实现，将 “干净” 的汇编代码转换为高性能的微架构特定汇编代码。
4. 通过优化数字信号处理和密码学中的多个实际工作负载来展示了 SLOTHY 的实用性，包括 Cortex-M55 和 Cortex-M85 上的 radix-4 复杂快速傅里叶变换（FFT）、Cortex-M55、Cortex-M85、Cortex-A55 和 Cortex-A72 上的 CRYSTALS-Kyber 和 CRYSTALS-Dilithium 的底层 NTT，以及 Cortex-A55 上的 X25519 标量乘法。
   文章的贡献在于提供了一种新的工作流程，用于开发既快速又易于审计和维护的高性能汇编代码，这对于密码学和后量子密码学的实际应用尤为重要。

5. All You Need Is Fault: Zero-Value Attacks on AES and a New λ-Detection M&M

Haruka Hirata, Daiki Miyahara, Victor Arribas, Yang Li, Noriyuki Miura, Svetla Nikova, Kazuo Sakiyama
University of Electro-Communications; Rambus Inc.; KU Leuven; Osaka University; University of Bergen

问题与挑战

• 物理攻击的威胁：嵌入式系统、智能卡和密码设备容易受到物理攻击，包括被动攻击（如侧信道攻击，SCAs）和主动攻击（如故障攻击，FAs）。
• 现有防护措施的局限性：现有的防护措施，如M&M（Masks and Macs），虽然在理论上提供了对SCAs和DFA的保护，但可能无法抵御特定类型的故障攻击。

主要工作

• 文章展示了对M&M防护措施中AES实现的零值SIFA2类攻击的脆弱性，并在ASIC板上进行了实际攻击演示。
• 提出了两种攻击方式：一种是遵循SIFA方法在最后一轮注入故障，另一种是SIFA和FTA的扩展，但应用于第一轮并选择明文。
• 研究了AES S-box设计中的塔场分解方法，并指出这种设计对于任何实现此S-box架构的实现都是易受攻击的。

创新点

• 零值攻击的提出：提出了针对AES的零值攻击，这是一种针对特定S-box设计的新型攻击方式。
• λ-Detection M&M的提出：提出了一种新的基于检测的对策，通过利用AES S-box反演中的λ函数的新属性，扩展了M&M方案，以防止零值故障攻击。

主要贡献

1. 揭示了M&M AES实现对零值攻击的脆弱性，并提出了更高效的第一轮攻击方法。
2. 展示了这种攻击是由于AES S-box设计中的一个基本脆弱性，适用于任何具有此S-box架构的实现。
3. 提出了基于λ函数属性的新型细粒度检测机制，作为M&M方案的扩展，以检测并防止这些攻击。
4. 在FPGA上部署了对策，并通过实际实验验证了其对故障和侧信道分析的安全性。
   文章的贡献在于识别了现有密码学实现中的潜在弱点，并提出了一种新的防护措施，增强了密码设备对物理攻击的抵抗力。此外，通过实验验证了新对策的有效性，为密码学社区提供了一种提高安全性的新工具。

6. Who Watches the Watchers: Attacking Glitch Detection Circuits

Amund Askeland, Svetla Nikova, Ventzislav Nikov
University of Bergen; KU Leuven; NXP Semiconductors

问题与挑战

• 故障注入攻击（FIA）：过去几十年中，故障注入攻击被证明是破坏电子设备安全的有效手段。特别是时钟和电压瞬态故障注入，因其简单易行且资源需求少。
• 检测电路的局限性：虽然检测电路是对抗故障注入攻击的一种成本效益高的对策，但现有文献中对这些检测电路的安全性和弹性的研究不足。

主要工作

• 攻击方法研究：文章深入研究了三种文献中提出的检测电路，并展示了四种高速时钟瞬态攻击方法，这些方法能够在检测电路实施保护的系统中成功注入故障，同时避开检测。
• 实验验证：通过在FPGA上进行的实验验证了这些攻击的有效性。

创新点

• 针对检测电路的攻击：文章提出了专门针对故障检测电路的攻击方法，这些方法能够绕过检测电路，实现未被检测到的故障注入。
• 多种攻击技术：包括单瞬态攻击和双瞬态攻击，提供了攻击者在选择瞬态时钟周期长度方面更大的自由度。

主要贡献

• 分析与攻击演示：对旨在检测时序违规并抵御故障注入攻击的三种故障检测电路进行了分析，并展示了四种不同的时钟瞬态攻击。
• 实验结果：通过实验验证了这些攻击方法能够在实际的FPGA实现中执行，展示了故障如何在避开检测电路的情况下被注入目标设备。
• 安全性讨论：文章对检测电路的有效性提出了质疑，并讨论了可能的对策，如使用锁相环（PLL）来防止时钟瞬态攻击。
  文章通过实验和分析，为提高数字系统的安全性提供了有价值的见解，并指出了现有故障检测电路可能存在的局限性。

7. SEV-Step: A Single-Stepping Framework for AMD-SEV

Luca Wilke, Jan Wichelmann, Anja Rabich, Thomas Eisenbarth
University of Lübeck

问题与挑战

• TEE的安全性：随着可信执行环境（TEEs）的普及，对TEEs的攻击研究变得尤为重要，因为TEEs的强大攻击者模型既增强了现有的攻击向量，也引入了新的攻击方式。
• 单步执行技术：在攻击Intel SGX等TEE时，单步执行技术（利用系统APIC定时器在每条指令后中断执行）可以极大提高微架构攻击的时间分辨率，但这种技术在AMD SEV环境中尚未成熟。

主要工作

• SEV-Step框架：文章提出了SEV-Step框架，这是一个用于AMD SEV的单步执行框架，允许用户空间代码完全控制新的攻击逻辑的开发。
• 攻击原语的易用性：SEV-Step框架提供了对常见攻击原语（如页面错误跟踪和基于逐出集的缓存攻击）的易访问性，所有特性都可以从用户空间交互式使用。

创新点

• 用户空间的交互性：SEV-Step将大部分复杂的攻击逻辑从内核空间转移到用户空间，允许攻击者在用户空间开发新的攻击，提高了开发效率和可交互性。
• 单步执行的可靠性：通过实验证明SEV VMs可以被可靠地单步执行，为针对SEV的微架构攻击研究奠定了基础。

主要贡献

• SEV-Step框架的引入：提供了一个可重用的框架，允许在用户空间开发复杂的攻击逻辑，促进了未来对SEV的攻击研究。
• 端到端的缓存攻击演示：展示了SEV-Step框架的能力，通过对SEV保护的VM执行端到端的缓存攻击，泄露了LUKS2加密磁盘的卷密钥。
• Nemesis风格攻击的证明：首次展示了SEV易受Nemesis风格攻击，允许攻击者从SEV保护的VM中提取有关单步执行指令的类型和操作数的信息。
  文章通过SEV-Step框架的提出和实际攻击案例的演示，强调了即使是设计为安全的SEV环境，也存在被微架构攻击的风险，同时为未来的安全研究提供了新的工具和方法。

8. Low Cost and Precise Jitter Measurement Method for TRNG Entropy Assessment

Florent Bernard, Arturo Garay, Patrick Haddad, Nathalie Bochard, Viktor Fischer
Université de Lyon; STMicroelectronics; Czech Technical University

问题与挑战

• TRNGs在密码学中至关重要，它们通常利用自由运行振荡器产生的时钟信号的时间不稳定性作为随机性的来源。
• 评估基于振荡器的TRNG性能和质量，需要准确测量由热噪声引起的时钟抖动。
• 传统的抖动测量方法存在一些挑战，例如需要较长的积累时间，这可能增加抖动测量中的误差，并且可能受到闪烁噪声的影响。

主要工作

• 文章提出了一种新颖的抖动测量方法，该方法可以将所需的抖动积累时间减少到大约100个参考时钟周期。
• 该方法减少了闪烁噪声对测量抖动的影响，并提高了对热噪声贡献估计的精度。
• 该方法易于嵌入逻辑设备中，并且可以在不依赖外部测量或先前特性化的情况下正常工作。

创新点

• 与传统方法相比，所提出的方法具有更短的抖动积累时间，这有助于减少闪烁噪声的影响。
• 提供了一种理论上的分析，以确保即使在最坏情况下，相对误差也能保持在12%以下。
• 通过硬件实现和模拟验证了所提出方法的准确性和精确性，并通过与其他方法的比较来展示其优势。

主要贡献

• 提出了一种新的低成本且精确的抖动测量方法，适用于逻辑设备中的TRNGs。
• 对测量误差进行了全面的理论分析，并提供了调整方法参数以保证误差控制在可接受范围内的指导。
• 通过硬件实现和实验验证了所提出方法的有效性，展示了其在实际应用中的潜力。
• 该方法的提出有助于提高TRNGs的熵评估精度，从而增强密码学应用中的安全性。
  文章通过提出一种新的抖动测量方法，解决了现有技术中的一些关键问题，并为TRNGs的性能和质量评估提供了一种改进的解决方案。

9. StaTI: Protecting against Fault Attacks Using Stable Threshold Implementations

Siemen Dhooghe, Artemii Ovchinnikov, Dilara Toprakhisar
KU Leuven

问题与挑战

• 故障攻击：密码算法的实际实现面临着故障攻击的严重威胁，这类攻击通过物理手段（如电压/时钟抖动、电磁波等）诱导计算错误，并观察设备对这些错误的响应。
• 统计无效故障攻击（SIFA）：SIFA 利用故障传播与秘密数据之间的依赖关系，绕过了多种已知的对策，特别是那些基于错误检测的密码算法实现。

主要工作

• 文章提出了一种名为 StaTI 的故障对策，基于阈值实现和线性编码技术。
• 介绍了一个新的可组合概念“稳定性”，以保护阈值实现免受正式的门/寄存器故障攻击。
• 提供了 XOR 和 AND 门的稳定编码，并展示了如何对 S-boxes 进行阈值实现的编码，包括二次 S-boxes 的稳定编码及其安全性和性能评估。

创新点

• 稳定性概念：这是文章的核心创新，通过稳定性确保注入的故障能够传播到输出，使得单一的错误检测电路足以检测故障。
• 通用编码技术：提出了一种通用方法，将任何函数的阈值实现转换为稳定的实现，这包括显式检测每个编码函数输入的故障，以及将编码函数的故障输入映射到故障输出。
• 状态宽编码：提出了一种在对称原语中使用的编码技术，通过将状态元素分组编码，显著减少了编码状态大小。

主要贡献

• 提出了 StaTI 这一新的故障对策，它不仅能够保护密码算法实现免受侧信道攻击，也能抵御故障攻击。
• 定义了新的安全模型和稳定的阈值实现，并证明了其安全性。
• 提供了 Keccak 密码算法在 FPGA 上的实现案例，并对其效率进行了报告。
• 通过 StaTI 实现的 Keccak-f[1600] 在不增加额外延迟的情况下，相比常规阈值实现，大约增加了两倍的区域成本。
  文章的贡献在于提供了一种新的、有效的对抗故障攻击的方法，并通过实际的密码算法实现来验证其有效性和效率。

10. Fallen Sanctuary: A Higher-Order and Leakage-Resilient Rekeying Scheme

Rei Ueno, Naofumi Homma, Akiko Inoue, Kazuhiko Minematsu
Tohoku University; NEC

问题与挑战

• 背景：侧信道攻击（SCAs）是针对密码实现的物理攻击，现有对抗SCAs的对策包括掩蔽（masking）、隐藏（hiding）和抗泄露密码学（LR cryptography）。
• 现有问题：许多现有的LR密码学原语基于分层实现的概念，这些概念本质上需要一些部分具有无泄露避难所（即差分功耗分析（DPA）抗性组件）。
• 挑战：在实际设备上实现完全无泄露的组件（即使采用高阶掩蔽技术）可能非常困难，而且现有的LR伪随机函数（PRFs）的有效性和适用性尚未确定。

主要工作

• LR4方案：提出了一种名为LR4的新的重密钥方案，该方案在不依赖于无界DPA抗性避难所的情况下，能够抵抗指数级调用。
• 安全证明：在捕捉侧信道攻击实际目标的泄露模型下，正式证明了LR4的安全性，并假设没有无界的DPA抗性避难所。

创新点

• 泄露模型：引入了一个新的泄露模型，用于重密钥方案，并提供了LR4的形式化安全证明。
• 高阶抗泄露：LR4是首个在不使用任何无界泄露免费组件的情况下，能够抵抗指数级调用的方案。
• 量化评估方法：提出了一种结合了LR密码学和最先进的信息论SCA评估方法的量化SCA成功率评估方法。

主要贡献

• LR4方案：提出了一种新的高阶和抗泄露的重密钥方案，该方案在实际条件下通过增加安全参数，可以指数级增加对称原语的安全调用次数。
• 安全性评估：提供了一种量化评估方法，通过数值评估验证了LR4作为DPA对策的有效性。
• 实用性分析：讨论了LR4的实际应用方面，包括实现成本、效率和低延迟，并与现有的LR加密方案进行了比较。
• 安全性理论：证明了LR4在理论上的安全性，并与现有的LR密码学方案进行了比较，展示了其优势和有效性。
  文章通过提出新的重密钥方案和评估方法，为提高密码学模块在面对侧信道攻击时的安全性提供了新的视角和工具。

11. Smooth Passage with the Guards: Second-Order Hardware Masking of the AES with Low Randomness and Low Latency

Barbara Gigerl, Franz Klug, Stefan Mangard, Florian Mendel, Robert Primas
Graz University of Technology; Infineon Technologies AG; Intel Labs

问题与挑战

• 物理攻击的脆弱性：加密设备在恶劣环境中可能容易受到如功耗分析等物理攻击的威胁。
• 掩蔽技术的成本：掩蔽(masking)是对抗这类攻击的一种流行对策，但它在硬件实现中的成本随着掩蔽阶数的增加而显著增加。
• 随机性需求与延迟：特别是对于AES算法，高阶掩蔽设计需要大量的随机比特，而且减少随机性往往会导致明显的延迟开销，这在实践中并不理想。

主要工作

• 设计了一种二阶AES设计，使用最少的三个份额(shares)，每个加密周期只需要3200个随机比特，具有每轮5个周期的低延迟。
• 核心是优化的5周期AES S-box设计，只需要78个新鲜随机比特。
• 提出了基于换岗(Changing of the Guards, COTG)技术的随机性共享概念，以在S-box之间重用随机性。

创新点

• 最小份额的二阶掩蔽：实现了只需要三个份额的二阶掩蔽，这在当前设计中是份额数量最少的。
• 低随机性和低延迟的平衡：在保持低延迟的同时减少了所需的随机性，改善了性能折衷。
• COTG技术应用：创新性地应用了COTG技术，减少了每个加密周期所需的新鲜随机比特数量。

主要贡献

• 提出了一个基于DOM(Domain-Oriented Masking)的二阶掩蔽AES S-box设计，具有5个周期的低延迟和78个新鲜随机比特的低随机性需求。
• 展示了如何在OpenTitan项目中使用的类似架构上应用COTG概念，减少了所需的随机性总量。
• 使用形式化验证工具评估了设计安全性，并在FPGA上进行了实际的侧信道抵抗性评估。
• 提供了完整的HDL代码，以便进一步的分析和使用。
  文章还详细讨论了实现的技术细节，包括掩蔽方案的形式化验证、安全性评估、以及与其他现有技术的比较。此外，作者还提供了对于实现成本、面积消耗以及与现有技术对比的详细分析。

12. EstraNet: An Efficient Shift-Invariant Transformer Network for Side-Channel Analysis

Suvadeep Hajra, Siddhartha Chowdhury, Debdeep Mukhopadhyay
Indian Institute of Technology Kharagpur

问题与挑战

• 侧信道分析（SCA）：SCA利用半导体设备的功耗或电磁辐射来恢复加密设备的密钥。近年来，基于深度学习（DL）的SCA方法取得了显著成功，但现有方法在处理长迹线数据时面临挑战。
• 现有方法的局限性：先前引入的基于Transformer网络（TN）的模型虽然在对抗掩蔽和随机延迟等对策方面取得了成功，但由于其二次时间和内存复杂度，难以扩展到长迹线（长度超过几千）。

主要工作

• 提出了一种新的基于TN的模型EstraNet，用于SCA。
• 设计了一种新颖的具有线性时间和内存复杂度的TN模型，使其能够有效处理超过10K长度的迹线。

创新