一.实验目的与要求:
1．悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法；
2．掌握不同逻辑功能触发器的相互转换；
3. 掌握三态触发器和锁存器的功能及使用方法；
4. 学会触发器、三态触发器、锁存器的应用。
二.预习要求:
（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；
（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；
（3）复习各种触发器之间的功能转换方法。
三.实验说明 :
触发器是具有记忆作用的基本单元，在时序电路中时必不可少的。触发器具有两个基本性质：
（1）在一定条件下，触发器可以维持在两种稳定状态上（0或1状态之一保持不变）；
（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一种稳定状态（0-1或1-0），也就是说，触发器可记忆二进制的0或1，故被用作二进制的存储单元。
触发器可以根据有无时钟脉冲分为两大类：基本触发器和钟控触发器。
从逻辑功能，即从触发器次态和现态以及输入信号之间的关系上，可以将钟控触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。当CP有效时，
RS触发器的特性方程是：Qn+1=S+RQn（约束条件：SR=0）
D触发器的特性方程是：Qn+1=D
JK触发器的特性方程是：Qn+1=JQn+KQn
T触发器的特性方程是：Qn+1=TQn+TQn
T’触发器的特性方程是：Qn+1=Qn
钟控触发器若按触发器方式，可分为电平触发（高电平触发、低电平触发）、边沿触发（上升沿触发、下降沿触发）和主从触发三种。电平触发：在时钟脉冲CP高（低）电平期间，触发器接受控制输入信号，从而改变其状态。电平触发方式的根本缺陷是空翻问题。边沿触发：仅在时钟CP的下降沿（1-0变化边沿）或上升边沿（0-1变化边沿）触发器才能接受控制输入信号，从而改变状态。主从触发：在时钟脉冲CP高电平期间，主触发器接受控制输入信号，时钟脉冲CP下降沿时刻从触发器可以改变状态——变为主触发器的状态。
四.实验设备：
1.双踪示波器；
2.RXB-1B数字电路实验箱；
3.74LS74（双上升沿D触发器）、74LS76（霜下降沿JK触发器）、74LS86（四2输入异或门）。
五、实验步骤
任务一 维持-阻塞型D触发器的功能测试
74LS74的引脚排列图如图1所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。
试按下面步骤做实验：
- 分别在SD、RD端加低电平，观察并记录Q、Q端的状态。当SD、RD端同时加低电平时，输出将为高电平，当时此时如果SD、RD端再同时加高电平，对应的输出状态是不确定的。
- 令SD、RD端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。
- 当SD=RD=1、CP=0（或CP=1）时，改变D端信号，然后观察Q端的状态是否变化。整理上述实验数据，并将结果填入表1中。
- 令SD=RD=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。
表1 D触发器74LS74功能表
任务二 下降沿J-K触发器功能测试
74LS76芯片的引脚排列图如图4-20所示。自拟实验步骤，测试其功能，并将结果填入表4-6中。
表4-6 双J-K下降沿触发器74LS76功能表
任务三 触发器功能转换
- 分别将D触发器和J-K触发器转换成T触发器，并列出表达式，画出实验接线图；
- 接入1kHz连续脉冲，观察各触发器CP及Q端波形，并比较两者的关系；
自拟实验数据表并填写之。
由此可得：J=T，K=T
五.实验数据和表格
任务一：
任务二：
任务三：
六、实验结论与分析
（1）74LS74芯片的逻辑功能符合表达式：
所以74LS74芯片是上升沿D触发器。
（2）与Q端相连的电平指示灯以相等的时间间隔闪烁。当74LS76芯片与74LS74芯片使用同一个时钟信号时，与分别于两者相连的电平指示灯都不断闪烁，但两者的电平指示灯是以等时间间隔交替着闪烁。
（3）当由有74LS74改装的T触发器和由74LS76改装的T触发器接入同一个时钟信号时，分别于两者相连的电平指示灯以相等的时间间隔交替闪烁。说明两者的状态转换的时刻不同.
七、实验总结
这次实验因为我有认真完成预习报告，所以对需要实验的触发器的功能比较熟悉，而且实验一开始老师有带领我们一起做，所以很快就知道了现态调整的方法。然后再结合自己预习的知识很好的完成了本次实验的全部任务，并且在这次任务中掌握了相关的几个触发器的功能以及它们之间的转换。