一.背景介绍

在射频电路中常常用到分频器，其中可编程分频器应用广泛，可以产生多种分频比。

本文用到的参考文献及simulink工程文件，点击此处下载

1.1整数分频

1.1.1双模分频器和计数器实现多模分频器

综上所述：总的分频比为$$DR=K(N+1)+(J-K)N=K+JN$$
一帮情况下，N是定值，通过修改K和J的值实现不同的分频比。
缺点
1.分频比最小值为1，即频率最小步进值为参考频率F_clk。在某些应用中，较低的参考时钟频率会限制系统性能。
2.针对与不同的系统要求，需要重新设计双模分频器以及计数器，而且多位的计数器硬件消耗较大。

1.1.2 2\3分频单元实现多模分频器

另外一种 采用2/3单元组合构成多模分频器。

该结构的不足就是分频范围受限，最小分频值是$2^n$，最大分频比为$2^{n+1}-1$。

缺点

1.最小分频比受限，有相关论文解决此问题。
2.随着2/3分频单元的增加，功耗增大。

优点

1.相比于双模分频器构成的多模分频器，其结构简单，容易扩展，每个分频单元的结构完全相同，方便后端设计。

1.2小数分频原理及缺点

1.2.1 小数分频基本原理

小数分频主要思想是一段时间范围内的平均分频比，仍然通过基本的整数分频实现，通过控制**双模或多模分频器（注意可以是多模分频器）**不断改变分频比。瞬时分频比是不断变化的，在一段时间范围内看，平均分频比是小数
比如：
电路中需要实现一个100.1的小数分频，便可以控制一个100 /101双模分频器进行9次100分频，再进行1 次101分频，这样得到的平均分频值就是：$$NF=(9\ast 100+101\ast 1)/10=100.1$$
上式中N：分频比的整数部分，F：分频比的小数部分#

1.2.2小数杂散

小数杂散的本质：** 双模或多模分频器**的分频比不是完全的随机，瞬时分频比不断变化，存在有一定的周期性，因此VCO产生的信号分频之后经过鉴频鉴相器（PFD）和低通滤波器（LPF）之后会产生一定周期性的脉冲信号对电荷泵充放电。在频域上会体现在固定频偏处的噪声信号较大。

根据小数杂散的原理已知：消除小数杂散的方法可以通过将分频比更加随机化将噪声信号随机化，使得噪声信号没有固定的频率，相当于白噪声（以下dsm调制器的基础是白噪声）。

二.Sigma-Delta调制器基本原理

本文用到的参考文献及simulink工程文件，点击此处下载

2.1背景介绍

整个$\Delta \Sigma$调制器基于过采样和噪声整型技术，过采样使得噪声总功率虽然不变但是分布在信号频带中的噪声明显减少，信噪比得以提高。噪声整型技术进一步压缩带内噪声，将噪声推向高频，通过低通滤波器滤除带外噪声。

2.2 过采样技术（参考时钟）

过采样技术的前提假设：
1.量化量化噪声的概率密度为匀概率密度

2.量化噪声的功率谱密度为白噪声

学习i到此处产生了几个疑问。
问题一： 什么是量化噪声？此处的量化噪声与ADC中的量化噪声有何区别
1.ADC中的量化噪声：
模数转化的过程涉及到采样、量化和编码，这不可避免的就会引入量化误差，量化过程需要根据量化单位（表示为 $\Delta$ ）的大小对每个模拟信号的采样值进行分级，每一级的大小只能是量化单位的整数倍，而模拟信号一定存在不能被整除的，所以产生了量化误差。
2.$\Delta \Sigma$调制器中的量化噪声：
假设小数分频比为N.F，将调制器看作一个黑匣子，输入N.F，经过调制器后输出控制信号为Control信号（control不一定只有0,1）。进而控制双模/多模分频器分频。由1.2.1节分析可知，输入分频比N.F和实际瞬时分频比存在误差，这也是量化误差一种。
量化误差并不是ADC中特有的概念，在数字量——>数字量，模拟量——>模拟量，数字量——>模拟量，模拟量——>数字量中，凡是存在数据的转换过程，都可以称之为量化。量化过程的本质是A——>B的一种转换。
问题二： DSM调制器中哪里应用了过采样的原理？
过采样的本质是用远高于奈奎斯特采样速率采样速率去实现A-B的转换过程。DSM调制器一般用高速时钟如F=26MHz。DSM中用到了累加器，移位器等等（ 先当作已知信息，后面章节会详细分析 ），都是时钟驱动电路。而调制器的输出（分频比控制信号）相比于时钟信号，其变化速度较慢。此时就产生了高速时钟F_clk对分频比控制信号过采样。
实际上，过采样的原理隐含在了广义的量化过程中，没有向下面2.3节中噪声整型体现的明显。DSM调制器的设计分析过程主要体现噪声整型，过采样隐含其中。

2.3 噪声整型（）

噪声整形的原理就是运用反馈把位于信号带宽内的噪声不断的压缩，目的就是把它被推到信号频带以外，因为信号频带外的噪声便能够通过环路中的低通滤波器滤除掉。

整形结果如下图
噪声整形的结果是在噪声功率不变的情况下，改变噪声的功率谱形状，将大部分噪声推向高频，进而通过低通滤波器滤掉高频噪声，提高信号带宽内的信噪比。

三.$\Delta \Sigma$调制器设计及仿真

根据以上分析，瞬时分频比更加随机化保证量化噪声更近似于白噪声，白噪声的概率密度和功率谱密度形状是过采样和噪声整形的基础，利用过采样和噪声整形可以减小带内量化噪声，下面的重点在于
1.如何构造噪声整形的传递函数
2.如何使瞬时分频比更加随机化。

3.1一阶调制器设计及仿真

3.1.1 一阶调制器原理

如图 所示为一阶SDM 的结构框图，可以看到它由一个Delta 调制器，一个积分器以及一个量化器组成，积分器在离散系统用延迟求和表示，所以该种结构的调制器便被称作Sigma-Delta 调制器。下图它的Z域的结构框图。

$$Y[z]=X[z]+(1-z^{-}1)E[z]\text{\hspace{1em}(3.1)}$$
由上式可以看出，图3.2的调制器线性模型满足2.3节噪声整型的分析，对于信号X[z]是全通，对于量化噪声是高通滤波。满足噪声整形对传递函数的要求。

针对图3.2重新写写传递函数
$$V[z]=X[z]+(V[z]-Y[z]{)}^{-}1\text{\hspace{1em}(3.2)}$$

图3.3也对应于累加器的z域模型，下面分析累加器z域模型域DSM 调制器的关系

$e[n]=C[n]-S[n]$。e[n]的负值等于剩余的m位不带进位的和项。误差经过m位寄存器延时后返回累加器，在下一个时钟再累加。这里的量化误差相当于将m+1位的求和结果S[n]量化为1位输出C[n]。可以用下图表示

下满用simulink进行建模仿真分析

3.1.2 一阶调制器仿真

假设累加器的位宽为k 位，输入为常数K，则累加器的模数为$2^k$ ，每经过一个时钟周期累加器的值增大K，当累加的值超过$2^k$ 时，则产生一个进位输出信号C。
搭建累加器模型时，用一个常数设置累加器的最大值，当累加的结果大于等于这个最大值时，产生一个进位输出。同时累加的结果与累加最大值送入取余函数模块进行操作，当累加的结果没有大于设定的累加器最大值时，取余操作后的输出就是本次累加的结果，延时一个单位时间后再输入到加法器进行累加。当累加的结果大于累加器最大值时，取余操作相当于在累计结果中去掉了最大值部分。

其中累加器最大值设为$2^{24}$,输入常数为6291456，相当于输入小数分频比0.375。

从上表可以看出，当输入为0.375 时，在8 个周期内有三次进位溢出信号，3/8=0.375，正好就是小数累加器的输入，也具有明显的周期性。
查看仿真结果如下：

左图是余数输出（量化误差），右图是进位输出。
由图可以治，进位输出具有明显的周期性，如果用来控制瞬时分频比，会有明显的小数杂散。
下面研究.如何使瞬时分频比更加随机化。

本文用到的参考文献及simulink工程文件，点击此处下载

3.2MASH1-1-1设计及仿真

MASH1-1-1作用有以下两个：
1.瞬时分频比更加随机化，也可以认为是周期更大。当趋向于无穷大时，即为非周期信号。
2.多级Sigma-Delta 调制器，噪声整形传递函数效果更好。

3.2.1 MASH1-1-1 原理

其中一阶调制器结构如下图所示：


下面分析本节开头提出的MASH1-1-1的两个作用：
1.由上式可以知道，MASH1-1-1 结构的输出等于输入与最后一级的量化误差的和，并且最后一级的量化误差是经过高阶整形的。这说明前面几级的噪声都被消除掉，只剩下最后一级的量化误差影响输出结果。最后一级误差传递函数为3次方，低频带内噪声压缩更小，整形效果更好。而且，噪声经过三级压缩之后，本身的e3就很小。
2.由式3-30经过z域反变化可知：
$$Y[n]=C_1[n]+C_2[n]+C_3[n]+C_3[n-2]-C_2[n-1]-2C_3[n-2]$$
C1 C2 C3是每级单阶调制器的输出，0或者1。因此最终输出Y[n]共有8中可能性，4,3,2,1，0，-1，-2，-3，虽然也有周期性，但相比于一阶调制器只有0或1的输出，输出结果的可能性更多，随机性更好。

3.2.2 MASH1-1-1 仿真

最终OUT输出，可以看到OUT覆盖了4到-3范围，将其输入到多模分频器中，获得的瞬时分频比更加随机。理论上阶数更高随机性更好，但三阶的MASH1-1-1实际中已经够用。
本文用到的参考文献及simulink工程文件，点击此处下载