学习环境
win10 64bit
vivado 2016.4
modelsim 10.6d
KC705开发板
学习目的
1）理解 AXI-Stream-interconnect 用法。
2）理解 AXI-Stream-interconnect ip core 各个参数的作用。
IP 简介
内部框图
子模块说明
延迟特性
最高频率
pg085文件中的各AXI4-Stream IP核的最大频率可以达到250 MHz。对于某些-2或者-3速度等级的元器件，最大频率能够提高5% - 10%。但是对于AXI4-Stream Switch，当配置超过大概4个master或者slave时，支援的最大频率会降低20-25%。
吞吐量计算
user guide
各个通道复位必须与对应通道时钟同步，从而避免亚稳态产生。
reset时，终端们将TREADY和TVALID信号置为低电平，应该保证在8个时钟周期内。而ARESETn信号应该保持至少16个时钟周期，从而确保系统内的其他都能进入reset状态，并在reset状态结束前有时间去将它们的TRE