100 Gb/s 四通道 SerDes 接收器：基于 PI 的四分之一速率全数字时钟和数据恢复（CDR）

文章概述：

本文介绍了一种 100 Gb/s 四通道 SerDes 接收器，该接收器采用了基于相位插值器（PI）的四分之一速率全数字时钟和数据恢复（CDR）技术。该设计使用 多相乘法延迟锁定环（MDLL） 来生成八相参考时钟，并通过多相频率倍增来实现小面积、低功耗的时钟生成。共享的 MDLL 负责为每个 CDR 生成并分发时钟信号。所提出的 CDR 系统采用新的初始相位跟踪器，通过使用前导码实现了大约 12 纳秒 的快速锁定时间，并提供了稳定的输出数据序列。

设计亮点：

1. CDR 技术：

   • 本文提出的 CDR 使用了 四分之一速率 2x 过采样架构，PI 控制器专门定制，以最小化环路延迟。
   • 为了提高恢复时钟的抖动性能，CDR 系统的降采样因子可以调整，以优